Altium Designer FPGA板评审报告

布线问题

1.【问题分析】：还存在间距报错。

【问题改善建议】：建议去修改一下规则报错，像这种基本的电气规则是一定要检查清楚并且修改好。

2.【问题分析】：焊盘走线不规范。

【问题改善建议】：建议注意规范，从焊盘两边出线之后，再进行拐线，不能直接从焊盘中间出来。

3.【问题分析】：PGA内焊盘之间都在报错5MIL间距的错误。

【问题改善建议】：建议去修改一下间距规则，将报错消除掉。

4.【问题分析】：此处的VCC5V走线线宽为10MIL。

 【问题改善建议】：建议弄清楚此处的过载电流的大小，走线线宽跟过载电流的大小有关。

5.【问题分析】：上述同样问题，3.3V走线就走5MIL。

【问题改善建议】：建议先去看看芯片的规格书，；了解其3.3V管脚的电流大小，再决定线宽大小。

6.【问题分析】：3.3V跟5V网络连接，也依然没有分清楚过载电流的大小。

【问题改善建议】：建议去看规格书，如果分不清楚，就直接敷铜就好了，注意过载电流跟走线线宽的关系。

生产工艺

1.【问题分析】：还存在基本的DRC错误。

【问题改善建议】：建议设计完成之后就进行DRC检查，避免后期不必要的损失。

2.【问题分析】：丝印设置太大。

【问题改善建议】：建议将丝印设置为常规大小，例如4/25 5/30 6/45等。

3.【问题分析】：过孔没有盖油处理。

【问题改善建议】：建议将过孔全部进行盖油处理，避免后期出现氧化腐蚀。

技术教程可以加下技术老师的V x 15616880848  

更多技术干货请扫码关注