ISE与ModelSim联合仿真:功能仿真与综合后仿真对比

ISE联合modelsim功能仿真和综合后仿真

1、代码输入

(1)、新建一个ISE工程,名字为count4。

(2)、新建一个verilog文件

(3)、选择verilog module 输入file name为count4,单击next默认知道finish。

(4)、在count4.v文件中输入以下代码

module count4(out,reset,clk

   );

       

       output [3:0] out;

       input reset,clk;

       reg [3:0] out;

       

       always@(posedge clk) begin

             if(reset)

                    out<=0;

             else

                    out<=out+1;

       end

endmodule

(5)、新建一个testbench文件(综合时,不参与综合),和第(2)步骤相同

(6)、选择 verilog Test Fixture。

(7)、创建完成后,输入以下代码

module count4_tb;

     

      reg clk,reset;

      wire [3:0] out;

      parameter DELY=100;

     

      count4 mycount(.out(out),.reset(reset),.clk(clk));

      //count4 mycount(out,reset,clk);   若简写,功能仿真正确,时序仿真会因为端口不匹配,//会出错

      always #(DELY/2) clk=~clk;

     

      initial begin

             clk=0;

             reset=0;

             #DELY reset=1;

             #DELY reset=0;

             #(DELY*200) $finish;

      end

                   

      initial $monitor($time,,,"clk=%d reset=%d out=%d",clk,reset,out);

     

endmodule

注:可以修改文件的属性,是否为testbench或者为verilog文件。右击要修改的文件。选择source properties

修改属性,simulation为testbench   .implementation为正常的verilog文件

2、功能仿真

功能仿真放在综合前面,是因为大型程序综合需要很长的时间,而功能仿真不需要综合,可以先功能仿真,确保代码的正确性。功能仿真正确后,再综合,然后进行综合后仿真。

(1)、切换到simulation。选择behavioral。

(2)、单击选中count4_tb文件,然后双击simulate behavioral model。

(3)、在modelsim,查看波形等内容。

3、时序(综合后)仿真

时序仿真将时延考虑进去,包括综合后产生的(与、或、非)门时延,还有布局布线产生的时延。

综合(Synthesize),就是将HDL语言设计输入翻译成由与、或、非门和RAM、触发器等逻辑单元组成的网表。综合后可生成综合后仿真模型(Generate Post-Synthesis Simulation Model)。

综合后,进行ISE的实现(Implement),包括翻译、映射、布局布线。在这三个过程中都可以生成一个仿真模型(翻译和映射不会产生延时,因此常用布局布线后产生的仿真模型进行时序仿真)

(1)、进行综合,双击 Synthesize – XST ,想生成 Post-Synthesis Simulation Model,双击Generate Post-Synthesis Simulation Model即可,会在工程文件夹下生成netgen\synthesis\count4_synthesis.v等文件

(2)、进行实现,双击 Implement Design ,完成后,双击Generate Post-Place & Route Simulation Model.。生成布局布线后仿真模型。

(3)、切换到 Simulation ,选中Post-route。

(4)、然后选中count4_tb文件,双击下面的Simulate Post-Place&Route Model,启动modelsim。

(5)、在modelsim中观察仿真波形。可以看到输出out有明显的延时。

免责声明:本文系网络转载或改编,未找到原创作者,版权归原作者所有。如涉及版权,请联系删

QR Code
微信扫一扫,欢迎咨询~

联系我们
武汉格发信息技术有限公司
湖北省武汉市经开区科技园西路6号103孵化器
电话:155-2731-8020 座机:027-59821821
邮件:tanzw@gofarlic.com
Copyright © 2023 Gofarsoft Co.,Ltd. 保留所有权利
遇到许可问题?该如何解决!?
评估许可证实际采购量? 
不清楚软件许可证使用数据? 
收到软件厂商律师函!?  
想要少购买点许可证,节省费用? 
收到软件厂商侵权通告!?  
有正版license,但许可证不够用,需要新购? 
联系方式 155-2731-8020
预留信息,一起解决您的问题
* 姓名:
* 手机:

* 公司名称:

姓名不为空

手机不正确

公司不为空