FPGA综合优化策略与技巧

1 速度和面积

在全面优化水平将达到速度和面积RTL要利用逻辑拓扑的优势。

供FPGA由于在后端而言缺乏知识,门级优化。普通情况下更高的速度要求更高的并行性以及更大的面积,可是在某些特殊情况下并非这样。由于FPGA的布局布线具有二阶效应。

直到布局布线完毕。工具才会知道器件的拥堵或者布线的困难,可是这时实际逻辑拓扑已经被提交,假设我们的优化选项设置为速度,那么当实现后器件过于拥挤而无法布局布线时,布局布线工具进而会产生附加逻辑。从而是实际速度更慢。因此当FPGA的资源利用率接近100%时进行面积的优化将获得更快的速度。

2 利用综合工具提供的资源共享选项,能够实现一些互不相容的并且类似的操作,某些时候可能会减少面积,比如

assign outdata=isel?idata1+idata2:idat2+idata3; 没有设置资源共享选项时实现例如以下:

FPGA综合优化_关键路径FPGA综合优化_关键路径

打开资源共享设置后:

FPGA综合优化_关键路径_03

3 流水线、又一次定时和寄存器平衡

a 寄存器平衡不应该用于非关键路径。

b 带有不同复位类型的相邻触发器会阻止寄存器平衡。

c 约束又一次同步寄存器,使其不被其它寄存器平衡影响。

4 有限状态机的编译

 採用标准编码的状态机会被编译器识别而且又一次优化。

 对于状态机,驱动异步输出时应该採用格雷码,格雷码产生例如以下图所看到的:

FPGA综合优化_资源共享_04


编译器会自己主动去除没用的状态。假设要求安全就别非常高。打开安全模式。无效的状态产生时将会产生一个复位信号。

5 黑匣子,黑匣子被放在优化模块的网表或者布局图的坐席。它包括在实现流程中的较后的设计总。

假设要求黑匣子时应该给出I/O的时序模型。

6物理综合提供综合和布局图之间的紧密联系。

免责声明:本文系网络转载或改编,未找到原创作者,版权归原作者所有。如涉及版权,请联系删

QR Code
微信扫一扫,欢迎咨询~

联系我们
武汉格发信息技术有限公司
湖北省武汉市经开区科技园西路6号103孵化器
电话:155-2731-8020 座机:027-59821821
邮件:tanzw@gofarlic.com
Copyright © 2023 Gofarsoft Co.,Ltd. 保留所有权利
遇到许可问题?该如何解决!?
评估许可证实际采购量? 
不清楚软件许可证使用数据? 
收到软件厂商律师函!?  
想要少购买点许可证,节省费用? 
收到软件厂商侵权通告!?  
有正版license,但许可证不够用,需要新购? 
联系方式 155-2731-8020
预留信息,一起解决您的问题
* 姓名:
* 手机:

* 公司名称:

姓名不为空

手机不正确

公司不为空