1. 鼠标设定: 在Allegro视窗 layout时,每执行一个指令例:Add connect, Show element等鼠标会跳到Option窗口,这样对layout造成不便.
- 控制面版>滑鼠之移动选项中,指到预设按钮(或智慧型移动):取消“在对话方块将滑鼠指标移到预设按钮”设置
2. Text path设置: 在ALLEGRO视窗 LAYOUT时,不能执行一些指令:Show element, Tools>report
- 应急办法:寻一个相应的log文档copy到档案同一路径即可
- Setup>User Preference之Design_Paths>textpath项设为:C:\cadance\PSD_14.1\share\PCB/text/views即可
3. 不能编辑Net Logic
- Setup>User Perference之项选择logic_edit_enabled,点选为允许编辑Net Logic, 默认为不能编辑Net Logic.
4. 转gerber前需update DRC,应尽量将DRC排除,有些可忽略的DRC如何消除?
- logo中文字所產生的K/L error,可另外增加一个subclass,这样该文字不用写在ETCH层,可消除K/L error.
- 有些可忽略的P/P,P/L 的error,可给那些pin增加一个property—NO_DRC, 操作:Edit/Properties,选择需要的pin,选NO_DRC, Apply, OK
5. 对某些PIN添加了”NO DRC”的属性可ERRO并不能消除﹐这是為什么?
- “NO DRC”属性只争对不同的网络﹐对相同的网络要清除ERRO,可设定Same net DRC为off
6. 如何Add new subclass
- Setup>Subclass之Define Subclass窗口选Class,点add”New subclass” 通常用到的new subclass有:Geometry\Board Geometry\之Top_notes, Bottom_notes, Gnd_notes, Vcc_notes等。其作用為gerber中Log之Title/Page name所放层面。
7. 对differential pair nets 之”net space type” properties应怎样设定?
- 先设定对net 设定一differential pair property,
- 再在constraints system 控制面板中选择spacing rule nets 栏的attach property nets,并在allegro 窗口control panel的find by name 下选择 property
- 选取相应property
- 再对其套用spacing rule 即可
8. Hilight时的两种不同的显示方式(实线和虚线)
- 在setup>user preferences>display中,勾上display_nohilitefont,则以实线显示,不勾则虚线显示,实线比较容易看清
9. 怎样更新Allegro layout窗口下的tool bar和display option设定
- View>customization>tool bar中,勾上欲显示在窗口中的内容;欲锁住右边display option窗口,在view>customization>display option中选locked_right.这样重开一个ALLEGRO窗口时就会恢复上一次的设定
10. Color and Visibility 视窗过长,有的人在使用一阵子后会发现Color and Visibility 视窗过长不好关掉其视窗,这时有两个方法可解决
- 关掉 Allegro程式然后删掉\pcbenv路径下的allegro.geo,再进 Allegro 就会重设其视窗
- 将Allegro.geo 档中的Form.cvf_main 改其值 60 40 0 430
11. 开啟allegro时,会自动在桌面上生成allegro.jrl档,怎麼解决? 可能的情况:环境变数中将temp路径设成了桌面
- 环境变数中将temp应设成:%USERPROFILE%\Local Settings\Temp
- Setup>User Perference之Design_Paths>textpath项设成了桌面
12. 当我们要RENAME背面元件时不成功
- 选Edit/property,选中背面所有元件(FIND中选component),分配一个auto_rename属性,然后再rename一次
13. Rename
- Setup/user preference Editor/misc/fst_ref_des可以设数值如501,它代表的意思是元件Rename后是从501开始如C501,R501等等。
14. 我们在走线时﹐经常碰到这样的问题﹒走线时候我们渴望RATS显示随著走线而改变﹐以便走线﹒ Setup/Drawing options之Display中的Ratsnest Points有两选项﹕
- Pin to Pin (Rats在Pin之间显现)
- Closest end point (Rats随走线改变显示)
15. 怎样复制多个有规律的VIA
- 点COPY在右命令栏X,Y中输入VIA的个数,则间距以PIN舆PIN之间距為准
16. 有时打开allegro窗口,menu会反白无效
- 将不是系统路径(c:\cadence\psd_14.1\share\pcb\text\cuimenus)下的men文档删除,再更新系统路径下的men文档,
- 再重新开一个allegro窗口
17. Stroke的使用
- Setup>User Preferences…>UI:no_dragpopup, 若勾选用右键画stroke图形就可实现快捷功能﹐默认状态為须用CTRL+右键才可实现Stroke功能
18. 如何将Help file、可执行程式掛在Allegro Menu上?
- 将\Layoutserver\F\User\14747\Menu File下的*.men档Copy to: C:\Cadence\PSD_14.1\Share\Pcb\Text\cuimenus下,
- 将\Pcb_server2\Pcbl\Help File\下的Help file Copy to C:\Cadence\PSD_14.1\Share\Pcb\Help下。挂上去的Help file就可以执行了
19. Menu之Path设置
- Setup>User Preferences之Ui_paths 选menupath项,其默认Path为当前路径和C:\Cadence\PSD_14.1\Share\Pcb\Text\cuimenus,当你要改变Menu时,建议新增一个Menu路径以防损坏系统的Menu
20. env中快捷键的保留
- 将C:\Pcbenv 下的env档中alias项Copy to: C:\Cadence\PSD_14.1\Share\Pcb\Text下的env档中。即可保留你在env中的快捷键设置。
21. 在进行SUB_DRAWING时﹐同一个内容会有两个相同名字﹐有时也无法打开
- 在SETUP/下的CLIPPATH路经只设当前路径﹐别的去掉
22. 定义某部分区域不能有测试点
- 在Manufaturing/no_probe_bottom这层加上一块SHAPE则可.当用Route/Testprep/create Probe来create这块区域的测试点时会失败,出现的提示为:Pin out of bounds
23. Allegro Lib里的pad有更改﹐而在做零件的视窗replace不了该pad﹐即使删掉该pad重新叫进来也不能update
- 把该pad的坐标先记下来﹐然后把该种pad删掉
- 选toos/PADStack/modify design padstack…在弹出的窗口中选purge/all,再在弹出的窗口中选yes,之后再重新叫进该pad就ok了
24. 对于VCC,GND等这些线宽要求较高的信号, 在pin脚比较小,比较密的IC上走这些信号时就很容易产生line to line的错误,如果只是单纯的把线宽改小了来走也会产生L/W的错误
- 在设这些信号的rule时,在constrain system master下的physical (line/vais)rule set etch value下,把min line width设為VCC, GND等信号一般要走的线宽值
- min neck width设為那些特殊IC能走的线宽值
- max neck length设为这段线宽减少了的线可以走多长
- 然后在这些信号套上这个rule.以后在走线时就可以把特殊IC上的VCC,GND等信号的线宽改為刚才所设的那个min neck width值而不会出错
25. 做零件时无法放置PAD
- 可能是右边display窗口的option栏: Inc 和Text block项数字為为﹐将其改为自然数则可
26. 做金手指零件时﹐REF等五项内容摆放的层面(Assembly_Top OR Assembly_Bottom)
- 当金手指的两面做成同一个零件中时﹐REF*等五项内容只放在Assemble_top 层﹔
- 当金手指的两面分开来做成两个零件﹐对于Top层的零件﹐其REF等五项内容放在Assembly_Top层﹐对于Bottom层的零件﹐其REF等五项内容放在Assembly_Bottom层
27. 在board file中replace不同封装的零件?
- 先给要replace的零件增加一属性----Edit/Property, 选择temporary package symbol, apply
- 再执行指令: place/replace SPECCTRAQuest Temporary/symbol. Replace的零件要与原来的temporary symbol的pin count一样
28. 开啟Allegro视窗时,等待很长时间,在command视窗提示Function未找到等资讯。
- 将\Pcbenv\下的不常用之skill file delete掉,把 Allegro.ilint 档内的相应之Load “*.il”行delete掉。
29. Z_COPY命令在shape symbol和flash symbol格式中不能使用
- 在setup>drawing size>type去变换工作平台的格式到可以使用Z_COPY的格式,用后再变回来即可.可省去subdrawing的繁琐.
30. 如何保护自己的Project。
- Allegro14.2中Allegro Design Expert之Editor. File>Properties选择Password. 输入密码,再钩选Disable export of design data项,这样你的Project就不会被人盗用了。
31. 在Allegro14.2中不能执行dbfix指令。
- Dbfix为Allegro14.1中用来Repair errors的程式,而在Allegro14.2中将这些Check& Repair errors的功能集中在DB Doctor这一个程式中。DB Doctor可以Check& Repair各类型的errors 它支援各种类型的layout档案格式,像*.brd *.mcm *.mdd *.dra *.psm *.sav *.scf.但它不能确定完成repair所有errors
32. Allegro Utilities程式介绍
- Allegro to SPECCTRA: SPECCTRA Automatic Router
- Batch DRC: 移除板子内所在DRC marks,只是移除mark而以,若要layout须Run Update DRC.
33. 如何避免测点加到Bottom层的零件内。
- 一般情况下测点都加在Bottom层,即layer选Bottom.在运行加测点时Route>Testprep>Auto…中不要钩选Allow under component,电脑会自动根据零件之Assembly侦测是否有浈点在零件内。已加在零件内的浈点将无效。
34. 如何一次性highlight没有加测点的net
- 方法一:在运行完Route>Testprep>Auto…之后,highlight所有net,然后关掉所在层面,只开Manufacturing>PROBE_BOTTOM,之后以框选方式dehilight所有net,再打开需要之层面,剩下的highlight net即为未加测点之net
- 方法二:在运行完Route>Testprep>Auto…之后,在Allegro 命令行输入hl_npt即可一次性highlight没有加测点的net. 前提是\pcbenv\下面有hl_npt.il skill file
35. CRTL键在Allegro中的使用。
- 在执行逐个多选指令像Hilight、其他命令之Temp Group时,按住CRTL键可以实现反向选择的功能,即执行Hilight时,按CRTL键时为Dehilight, 执行其他命令之Temp Group时按CRTL键为取消选择。
36. 通过show element之report档产生一个list file
- Display>Show element框选目标net or symbol etc,则产生一个Report视窗,将其另存为一个txt档,即为一个list file.这一list file可用於Hilight一组线,Delete一组symbol,此作法比设定Group或定议Bus name更为灵活。
37. 固定Report窗口以便显示多个Report 窗口
- 在Report窗口选File>Stick,该窗口即可固定﹐再执行Report指令时﹐该窗口将不会被覆盖
38. 中间键之放大缩小的设定
- Setup>User Preferences…>Display: no_dynaMIC_zoom,若勾选﹐则点击中间键时只可一次性Zoom窗口﹐默认状态时﹐点击中间键可随意zoom窗口
39. Show element时不显示manhattan etch length
- Setup>User Preferences…>UI: show_max_manhattan_pins 在Value栏Key入1就可以Show element时不显示manhattan etch length,此设置对有NO_RAT属性的net不适用
- 一般情况下超过50 pins的net,比如GND等power net, Show element时不显示manhattan etch length
免责声明:本文系网络转载或改编,未找到原创作者,版权归原作者所有。如涉及版权,请联系删