1、打开Allegro
打开Allegro软件,点击主菜单栏的“Options”->“Preferences...”;
2、使原理图能交叉布线
将显示出对话框,选择“Miscellaneous”,在“Intertool Communication”选项勾选,点击“确定”,使原理图能交叉布线;
3、原理图生成网表
点击菜单栏的“Tools”->“Create Netlists”,将生成网表,注意要保证网表不能有错误;
4、网表
打开PCB文件,点击主菜单栏里的“File”->“Import”->“Logic”,找到网表所在的文件夹点击“确定”;
5、导入网表
在“Import Logic”对话框中点击“Import Cadence”即可导入网表。
免责声明:本文系网络转载或改编,未找到原创作者,版权归原作者所有。如涉及版权,请联系删