这是一份基于 Cadence Allegro (以 16.6/17.2 版本为例) 的 Spacing 间距规则设置 指导书。Spacing 规则是 PCB 设计中最重要的约束之一,直接决定了板子的电气性能和可制造性。
文档版本: V1.0
适用软件: Cadence Allegro PCB Editor 16.6 / 17.x
适用场景: 双层板 / 多层板 物理规则约束
Spacing(间距)规则主要用于约束不同网络对象之间的最小距离,包括导线之间、导线与焊盘之间、焊盘与焊盘之间等。合理的间距设置是保证 PCB 生产良率(避免短路)和电气性能(避免串扰)的关键 。
在 Allegro PCB Editor 主界面,点击菜单栏: Setup→ Constraints→ Constraint Manager 左侧树状列表中展开 Spacing目录,即可看到默认的约束集 。 路径:Spacing→ Spacing Constraint Set→ All Layers/ Top / Bottom 在右侧表格中,设置以下关键参数(单位通常为 mil 或 mm):
注意:这些数值需根据 PCB 厂的工艺能力(如 minimum trace/space)进行调整。消费类电子产品通常设置为 3.5-4mil,普通工控板可设为 6-8mil 。
在 CM 中,进入:Spacing→ Net Class 右键点击 All Layers,选择 Create→ Net Class。 命名新类,例如 POWER_CLASS或 DDR_DATA。 在 Spacing→ Net Class - Members下找到你刚创建的 POWER_CLASS。 在右侧工作区中,将左侧 Nets列表中的 VCC、VDD、GND 等网络拖动到该 Class 下 。 回到 Spacing Constraint Set,你会发现多了一个 POWER_CLASS列。 如果某个网络(如 USB_Diff)需要独立的规则,可以直接在 Net 层级设置。
路径:Spacing→ Net→ All Layers 在列表中找到目标网络(例如 USB_N)。 在 Referenced Spacing Constraint Set列,你可以: 直接修改该网络对应的数值(系统会自动创建一个新的“派生”规则)。 或者选择一个已定义好的 Constraint Set 。 如果设计中设置了 Room 或 Shape 区域,可以在此区域应用独立的间距规则。
路径:Spacing→ Region A:
检查测量单位:使用 Tools→ Options→ Display,确认 Measure的单位与 Constraint 单位一致(如都是 mil)。 A:
进入 Setup→ Constraints→ Modes(或 DRC Modes)。 在 Spacing 区域,取消勾选你不想检查的项目(例如 Shape to Shape),但这通常不推荐用于最终设计 。 实时刷新:设置完毕后,点击工具栏的 Update DRC按钮查看规则生效情况 。
免责声明:本文系网络转载或改编,未找到原创作者,版权归原作者所有。如涉及版权,请联系删