产品
SiP设计趋势
随着世界的高速发展，人们对于电子产品的需求越来越强烈，越来越多样化。以消费品为例来看的话，电子产品集成度在变高，芯片尺寸在变小，单位面积的芯片实现的功能在变多，实现的效率在变快。当这样的需求传导到整个半导体行业时，每个细分的子行业和公司会提出不同的解读和方案。目前，这样的需求被分解得到的结果是：数字IC设计越来越复杂，晶圆工厂制造的Chip尺寸越来越小，封装厂把更多的芯片一起塑封，PCB的尺寸及贴片组装能力也在趋近极限。
面对芯片的小型化和多功能化，业内一直存在SoC与SiP两种方案的不同争议．
SoC(System on Chip) 将各个功能的IC，整合在一颗芯片中。这种方法，可以缩小体积，还可以缩小不同IC间的距离，提升芯片的计算速度。但是在实现的过程中，有许多现实的困难。首先是原来各个功能的IC整合在一起时会不会有相互干扰，这需要从头研究，另外，多个IC的整合就相当于增加了多个维度的变量，这会导致工作量成倍增加。最后，在IC设计中有许多固有的IP需要得到授权才可以使用。综合以上难度，再考虑到制造芯片动辄就上千万美金起步的投入，这令很多芯片设计公司不得不慎之又慎。
作为替代方案，SiP(System in Package)却显得经济实惠。和SoC不同，SiP是购买其它公司已经封装完成的IC，如此就减少了IP授权这一步，明显减少设计成本。而且，因为是各自独立的IC，相互间的干扰也会大幅降低。最后在投放市场方面，因为减少了很多前端晶圆制造的需要，所以能够明显缩短产品上市时间。
SiP的优势
当前SiP的发展中有一个主要的对比产品是原来的PCB板件产品，即将以前在PCB板件上实现的功能现在缩小到SiP级别实现，从而达到小型化高集成度的目标。作为对比，SiP有以下几个优势：
SiP设计挑战
鉴于系统对性能、功耗、密度的要求越来越高，SiP开始更多地使用2.5D/3D/晶圆级先进封装工艺，包含先进封装工艺的SiP是一个集成了各种有源和无源器件、结构复杂的高性能系统，普遍具有多芯片集成、三维芯片堆叠、硅通孔等带来的诸多技术上的挑战。
一、设计与仿真的挑战：从电路原理设计、芯片如何堆叠、多层基板设计、电性能仿真、散热问题分析等，芯片设计公司或者传统封装设计者以前无需考虑这么多问题，因此遇到这么多设计挑战会变的无法胜任。
二、设计团队的稀缺：先进封装工艺出现了硅基设计，这对传统封装设计者来说是陌生的元素。对于IC设计者，系统电路设计、板级设计、先进封装也都不是他们擅长的。PCB专家在设计SiP基板时，会发现更多的问题，设计寄生参数、散热、应力等等。行业内有经验的SiP与先进封装设计设计团队相当稀缺和昂贵，导致很多客户有想法和计划，但设计与管理团队的组建遭遇困难，从而导致落地进度相当慢。
三、先进封装的产能匮乏：SiP封装里往往具有很多不同功能的裸芯片，这些芯片的来源对于设计者来讲是一个非常头疼的问题。因为芯片厂商对裸芯片出货的把控很严，很多公司甚至禁止出售，加上贸易战的影响，用户想拿到裸芯片的难度非常大。另外，SiP/先进封装产品一般生产量不大，大部分是打样做方案验证，加上近几年封装厂超负荷运转，大的封装厂往往不愿意接该类订单。我们很多客户在规划SiP产品时，普遍都遇到了这个问题，并向我们寻求可以接受小批量、打样的封装厂资源。
上海图元作为一家集成电路与电子系统研发综合服务提供商，我们提供SiP及3D-IC/2.5D-IC先进封装的设计与生产一站式服务。专业的Sip与先进封装设计团队，设计过各种功能的SiP产品，从消费级到工业级涵盖了各行各业，能为客户提供快速高效低成本的设计方案。作为Cadence官方授权的战略合作伙伴，技术团队拥有业界领先的全流程EDA工具及使用经验，可以提供完整的芯片/封装/系统Co-Design和多物理场封装系统分析，我们的仿真工程中心具备SiP/先进封装需要的SI/PI/EMC/热/结构分析能力，提供从封装到系统级仿真的整体解决方案。
在多年的封装项目实施过程中，图元封装工程团队积累了良好的裸芯片资源供应链，可以帮助客户解决部分裸芯及物料采购问题。在与客户的合作中，我们长年积极拓展封装加工与测试资源，特别是针对复杂的SiP、先进封装，拥有了丰富且稳定的封装厂资源，包括多家具备晶圆级/SiP生产能力的封装厂，还包括多家功率、汽车、IGBT、射频封装厂资源，可以很好地满足客户打样快封或量产需求。我们拥有优质高效的封装制造与测试项目管理体系，具备针对快封和量产的专业管理能力，提供多维度封测服务，保证客户项目顺利高质量地完成封测。
图元SiP设计服务优势：
免责声明：本文系网络转载或改编，未找到原创作者，版权归原作者所有。如涉及版权，请联系删
155-2731-8020
