Cadence电路层次化与信号线束管理

之前用Altium Designer做工程，偏向于使用层次化电路+信号线束的方式画图，类似下图：  现在工作需求使用Cadence，继续采用层次化电路设计+信号线束的方式，总结如下：   
打开OrCAD Capture，创建一个工程； 选择 Place--> Hierarchical bloock（以下图为例，建立两个Block [ESP32和Tensor]）；

建立 NetGroup a：Place-->NetGroup b：在弹出对话框中，依次建立网络（以SPI为例）；    

需选中 Block，选择 Place-->Hierarchical pin。勾选NetGroup Pin（此时的pin相当于Bus），选择想添加的 Pin（以SPI为例）；  

给 Block添加Pin（使用多对SPI，要按顺序命名，如SPI1、SPI2等）；  

选择Place NetGroup, 连接两个Pin（使用多对SPI，Instance Name要按顺序命名，例如SPI1、SPI2等，建议和5中Pin名一致）；  

在工程管理页面下，点击各个 Block，会自动建立对应的Schematic文件夹以及page，并且会自动导入Hierarchical Port（需要同步时，可以点击synchronize down）；  

点击 Place-->NetGroup，并勾选对应的Netgroup，选择 Place NetGroup Block， 绘制Netgroup Block，如下图；   

Hierarchical Port 与 Netgroup Block 的 Bus Port 连接，NetGroup Block中集散的pin和IC的pin相连，如下图所示；  

导出网表，导入pcb中。 可以看出，原理图中的两个Block，以信号线束的方式，在pcb中正确的连接在一起。 使用两对IIC的示例下图所示：

免责声明：本文系网络转载或改编，未找到原创作者，版权归原作者所有。如涉及版权，请联系删