Protel DXP常用功能速查

 首先创建一个工程文件(PCB Project),并在projects中右击选择save project，保存时可以把工程名改为合适的工程名。

   再往工程中添加文件（如： SchLib 文件即原理图库文件，SchDoc文件即原理图文件等），方法同上，只是选择的是add new to project。同时将文件保存，同样的更改文件名。

   一、制作修改原理图符号：（在新建的SchLib文件中）

     3.1 绘制好元器件外形，并放置好 引脚 （place----pin)，按tab设置引脚属性,或者放置好后双击修改属性.该标记的标记IEEE符号,该隐藏的隐藏。

     3.2 执行tools---rename component给元器件重新命名。

     3.3 右击元器件，选择component properties修改原理图符号属性（designator序列号、comment注释 一般为元件名称、以及添加元器件的封装）。

     3.4 添加元器件的封装：在上面的properties窗口中，单击models list for-...下方的 add  ..按钮，选择model type为footprint后保存。在弹出的PCB模型窗口中，单击browse...选择封装的形式。

     3.5 在properties窗口中左下脚的eidt pins...中还可以修改各个引脚的属性。

     3.6 最后保存，一个完整的原理图符号就算完成了。

二、绘制原理图：（在新建的SchDoc文件中）

   元器件的自动编号：

     5.1 执行Tools/Annotate进入自动编号参数设（4种编号模式）。

     5.2 单击Reset Designators按钮，复位所有元件编号。

     5.3 单击Update Changes List按钮，重新更新元件编号。

     5.4 单击Accpet Changes按钮，接受自动编号。

     5.5 单击Validate Changes按钮验证本次编号，通过后单击Execute Changes按钮确定。

   原理图绘制完毕。

三、编译工程：

     7.1 执行Project / Compile  ALL Project，完成后调出Messages标签即可看到编译结果。

     7.2 注意：有时候编译给出的消息并不一定准确。

   生成网络表文件：

     8.1 Design / Netlist / EDIF for PCB生成.EDF文件。

     8.2 Design / Netlist /Protel生成.NET文件。

   元器件报表的生成：

     9.1 执行Reports / Bill of Materials，弹出报表对话框。

     9.2 单击 Excel  ...即可导出元器件清单报表。

四、利用PCB生成向导创建一个PCB文件：（略）

   载入网络表和元器件封装：

     11.1 在原理图编辑器中，执行Design / Update PCB，，也可以在PCB编辑器中执行Design / Import Changes From来打开Engineering Change Order窗口。

     11.2 单击Validate Changes 按钮，检查操作是否正确，没有错误后，单击Execute Changes按钮，系统将自动把网络表和元件封装载入到PCB编辑器中。

   元器件的自动布局：

     12.1 在PCB编辑器中执行Tools / Auto Placement / Auto Placer，选择Cluster Placer（成组布局方式，适用于元件较少的情形）。另外，Quick Componect Placement（快速元器件布局，适用于元器件较多的情形）。

     12.2 对一次的自动布局不满意可以重新自动布局，直到满意为止。当然，也可以进行手工调整元器件。

   生成3D效果图：执行View / Board in 3D可以将其保存为.PCB3D格式文件。

.自动布线：

      14.1 首先要进行自动布线参数的设置，Design / Rules具体设置略。

      14.2 设置完成后，执行Auto Route / All，系统将进行自动布线...

   手动调整：

   敷铜完成：


   1000 mil ＝ 2.54 cm  

免责声明：本文系网络转载或改编，未找到原创作者，版权归原作者所有。如涉及版权，请联系删