人工智能 (AI) 有望彻底改变我们的生活。无论是自动驾驶汽车、医疗、还是智能手机，我们每个人都将从这次变革中获益。在电子领域，卷积和递归神经网络以及深度学习算法为这一领域的变革创造了可能，同时，芯片设计软件和 IP 的进步将掀起新的“硅复兴”热潮。

技术的发展速度飞快，与此同时，半导体设计也在变得更加复杂。但是，人工智能 (AI) 为设计工程师带来了福音，帮助他们轻松应对这些挑战，提高结果质量和设计效率。AI 驱动的芯片设计技术可以利用先前的数据，自动提供设计洞察，有助于改进未来的芯片设计，进而提升工程设计生产力，更快将产品推向市场。

在芯片设计中使用 AI 有哪些优势？

优化芯片 PPA：EDA 工具可用于优化功耗、性能和面积 (PPA)。因此，设计出的芯片能够以极低的能耗完成指定的任务。此外，芯片的尺寸要尽可能小巧。AI 技术可以分析人类的设计，快速探索和识别不同的布局方案并进行优化，从而改善功耗、性能和面积。AI 算法探索不同设计方案的速度远超人类，它们能够发现可以优化功率的区域，提高结果质量。

自动执行某些芯片设计任务：AI 能够自动执行布局布线和调试等芯片设计任务。例如，AI 可以为集成电路生成更好的 layout，减少该流程所需的时间和人力。一直以来，要想实现芯片设计的最佳布局布线，主要依靠工程师在众多项目中积累的知识和经验。 手动布局布线非常耗时，并且随着项目复杂性的增加，很容易造成瓶颈，阻碍设计进展。但 AI 能够以智能的方式自动优化布局布线任务；设计工程师可以让 AI 算法使用不同的参数探索不同的布局布线方案，从中找到最佳的那一个。

填补芯片设计人才缺口：随着全球电气化蓬勃发展，各个公司对半导体芯片领域的人才求贤若渴。市场需要技术娴熟的专业人才，但这种人才要么不存在，要么经验不足，无法胜任复杂的芯片设计任务。此时，AI 工具就派上了用场，它可以自动执行依赖广泛的经验和知识才能完成的任务，填补人才缺口。

AI 在芯片设计中如何发挥作用？

强化学习 (RL) 是一种用于芯片设计的人工智能技术。RL 利用多种芯片布局设计，实现最佳 PPA 配置。AI 可以根据电子设计师提供的参数生成布局规划，有效减少线长和拥塞，管理密度，降低功耗，优化面积，从而实现最佳 PPA 目标。RL 系统能够持续强化，自动改进并生成更好的设计方案。

Cadence在芯片设计中的 AI 布局

Cadence Joint Enterprise and Data AI (JedAI) Platform 是一种全面的“芯片到系统”生成式 AI 解决方案，能够将设计生产力提高 10 倍，同时优化各个设计领域的系统性能。

Cadence Allegro X AI 是一项颠覆性的系统设计技术，利用人工智能扩展了 Allegro X 平台的适用范围，为中小型 PCB 提供 layout 自动生成功能。Allegro X AI 使用云计算来自动执行四种 PCB 任务：器件摆放、创建电源层、关键信号布线、快速分析，确保生成 layout 的自动建构校正。这种自动化水平可以带来颠覆性的设计体验。过去需要几天才能完成的 layout 任务如今只需几个小时，将生成 layout 的时间缩短了 10 倍以上。

Cadence Virtuoso Studio 依托自身在定制/模拟设计领域的领导地位，基于 30 多年来积累的行业知识，可为您提供广泛的系统支持，包括射频、混合信号、光电子，以及先进的异构设计。创新的人工智能技术、云赋能、基础设施改进以及 Cadence 产品之间的集成为这些设计流程提供了完美补充，能够一站式高效交付实用设计。Cadence Virtuoso Studio 支持从芯片设计到高级封装和电路板布图的整个流程。基于平面和 FinFET 的自动化功能有助于提高吞吐量和生产力，并且扩展性非常强，支持云就绪，可轻松将数百个仿真扩展到数千个。嵌入的 AI 赋能工具，可自主学习并改进新一代设计。此外，还支持面向射频和光电子系统的 2.5D 或 3D 设计异构集成。

Cadence Verisium Artificial Intelligence (AI)-Driven Platform 代表了新一代算法转变：从单次运行的单引擎算法，到利用大数据和人工智能，在整个系统级芯片 (SoC) 验证活动中优化多个引擎的同步多次运行。Verisium 平台优化了验证工作负载，提升了覆盖率，加速了设计缺陷根本原因分析。它基于 Cadence Joint Enterprise Data and AI (JedAI) Platform，让 Cadence 可以整合旗下的所有产品和解决方案，统一提供数据和 AI 方面的计算软件创新。Verisium 平台可缩短调试周转时间，提高调试效率，缩短回归周期，自动对测试失效原因进行分类。

Cadence Cerebrus Intelligent Chip Explorer 是一款革命性的工具，由机器学习驱动，可自动优化芯片设计流程。模块工程师指定设计目标后，Cadence Cerebrus 将智能优化 Cadence 数字全流程，自动达成设定的功耗、性能和面积 (PPA) 目标。借助 Cadence Cerebrus，工程师可以同步优化多个模块的流程。当今的电子系统功能越来越强大，要设计这类系统所需的复杂系统级芯片 (SoC)，这项技术尤为重要。同时，Cadence Cerebrus 全流程强化学习技术还有助于大幅度提升工程团队的生产力。

Cadence Optimality Intelligent System Explorer 是一款多物理场优化软件，用于对电子系统进行分析和优化。如今，电子系统设计的复杂性和性能要求日益增加，Optimality Explorer 突破了传统上极其耗费人力的优化过程的限制，利用人工智能 (AI) 驱动的技术取代了传统的设计、测试和调整循环的交互流程，在不影响准确度的情况下快速得出最佳系统设计方案。

更多信息， 请访问： https://www.cadence.com/zh_CN/home/ai/overview.html