产品
1. 关于上拉电阻的问题，有一个比较朦胧不太确定的疑问：STM32单片机的IO口，可以在程序中设置为输出上拉或者输出下拉模式，而我在设计IO硬件电路的时候，一般会加一个上拉电阻，程序中也会把IO口设置为输出上拉模式，那么我想问的是，是不是在硬件上，这个上拉电阻可以节省掉啊？这样就节省了一个电阻的价格。如果我节省掉这个上拉电阻，会带来啥样的后果呢？
1)首先我们鼓励同学这样的思考，很多人有疑问但是好像别人从来没有这么做过，或者说前辈也没告诉我，这个时候我就不敢去尝试，不是这样的，大牛的成长之路都是这样一边学习一边质疑一边勇敢的去验证自己的假想
2)然后针对于我们这位同学的问题，我可以确切的告诉大家，程序中也会把IO口设置为输出上拉模式，硬件上确实是可以省掉这个上拉电阻的；
3)但是一般我们单片机内部的上拉都是弱上拉即上拉电阻比较大，其驱动动力较弱，所以外边的上拉电阻能不能省则主要取决于具体的应用
4)比如说如果我们是按键输入，则没有任何问题，因为我们的按键是不存在驱动能力的问题，所以可以直接省掉,然后内部配置成上拉电阻
5)针对于MCU等上下拉电阻的阻值选择原则
A.从功耗以及灌电流角度考虑，我们希望其功耗小，灌电流小，所以从这角度而言我们应该选择大电阻，因为电阻大则电流小。
B.从驱动能力而言我们希望其电阻小，因为电阻小则电流大则驱动能力强
C.对于高速电路，我们希望其上拉电阻不要太大，因为会使得边沿信号变缓
综合考虑以上三点，一般上下拉电阻都是在通常在1k到10k之间
2. 白老师，您好！我在一钳形电流互感器放大电路遇到一些情况。
1）目的：把一导线上50uA，0.5Hz电流，通过钳形互感器感应转换后，经过运放处理得出AD可测的0-2.5V的信号。
钳形互感器：电感量是6H，匝数是1000，线圈内阻时12R。
运放电路：钳形互感器并联50R电阻后，先后经过四级反相放大电路，运放采用的是单电源AD8552，正输出端都经过一基准进行了合适抬高处理。
2）现象：
1）最后输出，在钳形互感器无响应的情况下，输出比较不稳定，设计理论值稳定在1.25V，但实际是跳动比较大（超过500mV）。
2）三级输出较最后输出稳定，二级输出较三级输出稳定，即放大倍数越大，输出越不稳定。（经过计算，一、二、三、四级放大倍数约分别为864、17、6）。
注：以上情况，电源和基准均在稳定前提下。
3）针对对上述情况：
1)钳形互感器，可以有哪些改进？
2)运放处理上，有哪些建议？
3)uA级别的信号放大处理需要注意的一些问题。
1)首先我们分析在无响应的状态下跳动比较大的问题，一般情况下基本是你的输入偏置电压过大导致，而且你是多级运放级联，产生这样问题的概率就更大；一般而言我们Vos都是针对于输入信号直流成分而言，我们希望Vos<<输入信号的直流分量；针对于这个问题，我们一般主要有以下几个方法可以解决此问题:A.选型Vos较小的运放;B.调零电路
2)针对运放级联设计:
A多级运放级联的时候，有两个参数非常重要，一个是单位增益带宽Unity Gain-bandwidth,UGBW:指的是在运放开环增益/频率图中，开环增益下降到 1 时的频率；另外一个参数是增益带宽积（Gain Bandwidth Product， GBP 或者 GBW:指的是开环增益与该指定频率的乘积。在这两个重要参数里面，最重要的参数是GBP.
B.GBP为常数，即Gain*Bandwidth = constant，可见增益和带宽成相反的趋势，即增益越大，则其对应的带宽就越小；增益越小，则对应的带宽越大。当增益=1=0dB的时候，此时的带宽最大，即我们另外一个参数UGBW
C.从上面的角度分析，我们在进行运放级联的设计过程中，我们要兼顾带宽和增益，一般我们要优先考虑带宽，我们要确保整个信号链路上其带宽是足够的，但是针对于微小信号我们又需要一个非常大的增益，那么这个时候怎么办，这个时候我们一是采取多级级联的方式来进行大增益的放大，比如说3级，则3极运放其总增益=G1*G2*G3,假如说我们G1=G2=G3,则G1*G2*G3=1000，这样的一个增益其实已经非常大了，与此同时，由于增益为10，则其带宽也会比较大，所以在这种情况下，我们的增益和带宽都到了满足；虽然我们这位同学其输入信号的频率只有0.6Hz,但是第一级运放其增益太大，首先带宽会下降，而且增益过高的时候容易产生各种各样的问题，比如振荡等
D.我们这边有一个工程经验可以给大家共享：我们在进行运放级联设计的时候，我们优先考虑带宽，一般情况下每级运放其增益≤10，这样我们就可以实现既兼顾带宽，又考虑增益
E.但是如果级联的运放比较多的话还会产生另外一个问题，有可能会产生振荡，所以在整个级联的过程中我们还需要做好相位补偿
3)针对于uA级别的信号设计的问题:
A.uA级别的信号其实从电流角度而言算是比较大了，不算是微弱信号，只能算是小信号
B.对于uA级别的小信号而言，我们主要关注其真个运放链路其关键器件的参数，然后使用正常的I-V转换电路，基本上可以获得比较稳定的电路
C.针对于其运放链路其关键器件的参数，说先是运放，我们要从Vos,Ibias,Ioffset,GBP,noise等参数进行考量；然后运放其反馈电阻网络中电阻的选型也尤为重要，针对于电阻而言，其在反馈补偿等应用电路中，我们一定要选取其公差较小，温度系数误差较小的电阻等等
3. 最近我发现自己布线的效率慢了，因为总想兼顾板子的所有功能，譬如又想兼顾美观把原件排整齐，又想信号线走的通顺却牺牲排版。Layout时候有没有分轻重缓急，优先布哪些功能电路，有取舍呢？
1)首先我们layout不管是布局还是走线我们是有套路有章法可循的，所谓的章法和套路我们主要是从两方面入手来提高效率
2)第一方面要对画图软件非常熟悉，然后利用画图软件提供的很多便利的功能进行效率的提高，比如说最基本的模块化布局，交互式布局，cross probe等等功能，还有局部规则设置，即我们经常说的room等等，除了这些以外我们还要学会自己设置快捷键进而来提高布局走线效率
3)另外一方面，我们单纯从布局和走线方面我们也是要讲究套路和章法的，我们按照标准的套路去布局走线也是可以大大提高我们的效率的，野路子有时候会让我们走很多弯路
A.针对于布局而言我们首先其流程套路为：原理图绘制完成-->导入PCB-->导入板框-->模块化布局，交互式布局-->我们首先摆放接口位置的器件(因为接口已经固定，我们无法更改)-->布局接口位置相对应的元器件-->剩下的大的器件比如MCU，DDR，emmc,PMIC.另外板框：结构工程师完成；我们在布局的时候主要考量：尺寸，安装：安装孔，金属化过孔，费金属化过孔，限高，接口，散热，接大地过孔，阻抗控制的一些内容，过孔类型说明；我们总体布局原则：先大后小，先难后易
B.我们针对于走线，其流程套路为:布局初步完成-->规则设置：线宽，间距，过孔(类 型，尺径)，差分线的线宽，间距，最长走线距离等规则设置，绿油到过孔的距离，铺铜和焊盘(十字连接)以及过孔(全连接)的连接方式，(有没有阻抗控制：差分90Ω，差分100Ω，)-->叠层设置(具体参考第四期直播)-->扇孔：在和外界交互之前先把自身内部的走线和过孔先做好为更进一步的细节走线做好准备-->细节的布线(关键是消除或者最大程度的减少阻抗不连续，好处：信号稳定性，EMC等等),线：是用来传递信号的，那么他就存在三大问题，(串扰， 反射， 延时)，我们好的走线都能够很好的解决这三个问题
免责声明：本文系网络转载或改编，未找到原创作者，版权归原作者所有。如涉及版权，请联系删
155-2731-8020
