答:在电子设计中, 电路图的修改是非常频繁的,改动的多了,有时候会出现要改回去的情况,所以有时就会需要对两份原理图进行差分化的对比,操作步骤如下:
第一步,首先,我们对一份原理图进行修改,修改一点点内容,做为测试之用,如图3-123与图3-124所示,方便后期查找;
图3-123 修改后的原理图示意
图3-124 修改前的原理图示意
第二步,我们打开其中的任意一份原理图,选中原理图的根目录,然后执行菜单命令Accessories-Cadence TcL/Tk Utilities命令,进行原理图的对比,如图3-125所示,下拉菜单中选择Utilities;
图3-125 执行原理图对比参数设置示意图
第三步,在弹出的对话框中,如图3-126所示,选择对比两份原理图,然后选择Launch,执行原理图的对比;
图3-126 执行原理图对比示意图
第四步,选择你要进行的两份原理图,进行对比即可,如图3-127所示,选择原理图的路径的,路径不要含有中文。路径不要含有空格,一定要注意这个,不然对比不了,软件会出现报错,
图3-127 原理图对比路径选择示意图
第五步,选择好两份原理图的路径之后呢,我们点击下面的Compare进行对比,就会弹出对比的结果,如图3-128、图3-129、图3-130所示,数据显示是我们更改的地方,是正确的,这样就完成两份原理图差异化的一个对比情况。
图3-128 原理图差异化对比结果(1)
图3-129 原理图差异化对比结果(2)
图3-130 原理图差异化对比结果(3)
免责声明:本文系网络转载或改编,未找到原创作者,版权归原作者所有。如涉及版权,请联系删