Cadence作为一流的电子设计自动化(EDA)的软件公司,其EDA工具绝对是大部分公司的首选。我们常用的两个组件为Orcad和Allegro,一个是原理图设计,一个是PCB设计。在我们日常使用时,经常会改动图纸,如果工程文件复杂庞大,容易忘记改动内容。下面介绍怎么对比两个设计文件的区别。
比如,如何快速检查出是否删除下面的网络
既然是对比区别,当然是准备两份图纸,一份是原始PCB.brd文件,一份是在原理图中删除网络后导出的新PCB.brd文件。
1. 打开原始PCB文件,Tools-Design Compare,会自动在当前目录下生成一份信息文件,后缀是xml。
2. 打开新PCB文件,Tools-Design Compare,也会生成一份新的xml文件,不要关闭该窗口,选择File-Load,加载第一步中的xml文件
3. Design Compare会自动对比两个文件的差异,并将差异用黄色高亮出来,双击NetList查看具体差异
双击差异网络,可以定位到PCB位置,看到更丰富的信息
免责声明:本文系网络转载或改编,未找到原创作者,版权归原作者所有。如涉及版权,请联系删