Ansys EMI瞬态联合仿真技术解析

前言

高性能电子系统的设计复杂性，包括芯片封装电路板和机械环境，在过去的几年里急剧增加。由于高速数字功能（HDMI2.0、USB3.1、LP/DDR4、CPU……）的日益集成，要达到EMI/EMC标准（电磁干扰和兼容性）已成为一项挑战。此外，可能会出现与射频无线/模拟接口（WiFi、蓝牙、ZigBee…）共存的问题，从而导致电磁完整性问题及带宽紧缩。在某些情况下，解决EMI/EMC问题需要重新设计产品并推迟批量生产。 基于我们在消费、移动、成像和汽车产品开发等领域的经验，本文介绍了在评估、调查和解决辐射EMI/EMC/耦合问题的新型仿真方法开发中遇到的挑战和取得的成就。

本文第一部分介绍了可能发生的射频干扰实例和EMI/EMC标准。在此基础上，通过实例分析，提出了Ansys电磁干扰/瞬态联合仿真的流程和方法。强调了与测量的相关性的重要性，因为它可以进一步评估EM电磁缓解技术。

实现EMI / EMC标准并避免耦合问题的复杂性

EM Co-Existence耦合简介

现代电子系统通常提供强大的功能集成（见图1)，如高速数字链路(DDR、USB3.1、HDMI2.0等）和敏感模拟/RF射频功能（WiFi 802.11或蓝牙）。所有平台功能的适当共存必须得到确保。数字接口通常被认为是潜在的 EMI aggressors电磁干扰源，可以与RF射频无线系统同时激活。接下来的挑战是确保在一个完整的系统中，每个单路射频无线系统与独立系统的射频性能水平相同。

图1：一个带有WiFi和其他高速接口和IP的机顶盒的示例:HDMI, DDR3…

HDMI2.0和(LP)DDR3/4标准是高密度、高速接口，这可能会产生许多潜在的耦合问题。通道的共模(CM)和差模(DM)激励（特别是差分时钟）会产生很强的EMI电磁干扰。 接收机系统应能够处理以天线参考灵敏度所表征的非常小的信号。例如，WiFi接收器可以操作低至-82dBm或-155dBm/Hz的信号。这是IEEE对6Mbps吞吐量和20MHz带宽[BW]的要求，以保持令人满意的10%的 PER（分组错误率）。此外，WiFi接收机系统可在ISM2.4GHz和5GHz频段工作。 如果WiFi天线放置在非常接近于任意潜在的EMI电磁干扰源的位置，WiFi灵敏度可能会受到影响，而RF射频吞吐量也可能会显著降低。由于整个系统上耦合的复杂性和可能性（参见图2)，对耦合问题的研究通常是困难且耗时的。

图2：电磁噪声传播与耦合的复杂性

EMI/EMC标准

消费类电子设备或系统，如手机或机顶盒，必须符合EMI/EMC标准。在欧洲，所有国产品应遵循CISPR22“B”级建议。在修订版5.2 2006-03[3]中，使用120KHz的分辨率带宽(RBW)在10m处进行1GHz以下的EMI电磁干扰测量，峰值电场辐射应保持在30或37dBuV/m以下。对于电磁兼容性，则需要进行额外的测试，包括ESD放电或检查产品对传导或辐射刺激的抗扰度。在北美和亚洲，EMI/EMC标准是不同的(例如图3中的FCC标准)，但产品应在需要时符合相应的标准。

图3：SOC的1GHz以上FCC电磁发射测试

为了避免重新设计和延迟量产，建议在产品设计之初就开始准备电磁兼容和数模耦合方面的内容。这包括考虑架构、技术、产品规模和layout设计方面的所有优化技术和实施指南。

EMI瞬态联合仿真方法

理解电磁干扰理论的重要性

在开始使用这些工具之前，必须确保我们对所分析设备的电磁干扰理论有充分的了解。对于数字差分对，有几种产生EMI电磁干扰的电流激励和互连环路（图4）：

图4：具有环路几何形状和电流的PCB差分对

• 差分模式(DM)激励和环路
• 共模(CM)激励和环路
• 串扰电流和环路

一些方程有助于估计辐射电磁场。在一个数字接口示例中，在148.5MHz时，磁场为主要场模，并且可以使用近场条件下的长差分导线的模型:

I是励磁电流（单位：mA），S是回流距离（单位：m），D是测量距离（单位：m）。C是来自结构下方接地层的系数（本例中为0.45）。由于结构的复杂性，该方程的有效性受到限制，但仍然可以得到如图5所示的良好近似。

图5：估计/评估的H场和仿真的H场具有良好的相关性

在我们的案例中，科学近似有助于理解:

• 磁近场随1/D2减小
• 差模辐射与差模电流成比，这是由标准限制的
• 共模辐射与共模电流成正比，共模电流本质上由P/N驱动器和无源互连的平衡/对称性的质量定义
• 共模或差模辐射与回路的面积(s或h)成正比，这是由PCB/连接器技术和设计策略设置的。

关联仿真方法概述

在成功比较了数字高速接口案例上的仿真和测量结果后，本文所述的方法得到了验证和批准(图6)。

图6：4个差分对(3个数据通道和1个时钟)的数字接口近场磁场图

EMI仿真流程采用Ansys工具套件，包括:

• HFSS，三维有限元全波电磁求解器，用于结构建模和电磁场计算。
• Ansys Circuit，类似SPICE的电路求解器，利用HFSS模型和真实的激励模式进行瞬态仿真。仿真结果在HFSS中进行回馈，以计算最终电磁场。

图7：STMicroelectronics中使用的ANSYS电磁干扰流

在上述两种工具中进行的时域和频域仿真都需要再现真实的电磁干扰场。如图7所示，Ansys EMI电磁干扰流确保了数据交换（端口级的S参数模型和频谱）的自动化。 该方法的发展在于找到最佳设置，以获得预期精度内的结果，并限制仿真时间。从这个角度来看，降低HFSS中的模型复杂性至关重要（图8）。已开展的调查确定了适当的切割间隙规则。仿真的基本参数包括结构周围的包围盒类型和尺寸、端口类型、宽带S参数建模的扫频、网格设置和收敛准则。

图8：HFSS 3D结构仿真

HFSS S参数模型链接在电路环境内部，并在原理图中实例化（图9）。请注意，默认情况下，S参数模型会在类似SPICE的模型中自动转换。端口激励由IBIS格式的驱动程序设置，使用伪随机位序列(PRBS)来再现真实的用例。在运行仿真之前，原理图应完整，包括具有足够精度的模型。此外，时间步长和停止时间等参数是非常重要的，因为它们用于通过FFT生成端口级的频谱。分辨率带宽(RBW)与停止时间相关联，带宽(BW)可受时间步长限制。

图9：HFSS模型在电路Circuit环境下的原理图

例如，15位长度的PRBS每45.32 kHz产生次谐波。由于在这种情况下所需的最小频率是第一次谐波的频率，因此时域激励的采样频率必须更小。第一次谐波值的四分之一在此约束与瞬态仿真持续时间（采样频率=11.33kHz=>停止时间=88.33µs)之间提供了很好的折衷。

瞬态仿真后，建议使用眼图相关性来建立设置的可信度：

图10：在时域中，仿真（左）和测量（右）之间具有良好的相关性

下一步是将激励回馈到HFSS，以便重新计算EMI电磁干扰场。如上所述，必须仔细选择用于FFT的参数(BW、RBW、窗口……)，以匹配测量设置。EMI电磁干扰的仿真和测量主要集中在磁场上，而磁场在电磁干扰中起主导作用。为了避免受到外部环境（风扇、机壳……)的影响，还考虑了近场条件。这意味着发射器和扫描之间的距离D小于λ /(2 π)，其中λ是最大波长干扰对象是WiFi接口，带宽为0-6Ghz， 因此λ为8mm。为了灵活性和研究目的，在结构上方设置了2个EMI电磁干扰扫描方案，分别为D=0.15mm和D=6.5mm。

图11：D=0.15mm近场磁场仿真（左）和测量（右）

EMI电磁干扰评估标准及后处理

在数字高速计算机上成功地比较了仿真结果和测量结果后，验证了本文所述的方法。

在我们的例子中，磁场为主导。因此，为了定义质量标准和评估射频接口干扰的风险，我们选择磁场平均值作为度量：

Hav考虑了平均辐射而不是最大辐射，并在全相位扫描[0°；360°]时使用以A/m为单位的最大场。这个公式可以通过HFSS计算器设置。平均磁场的频率扫描图（图12）是我们进一步研究EM电磁优化技术的参考:

图12：TP1处的累积时钟CM/DM频谱为红色且d=0.15mm

在我们的案例中，大约15%的H场来自连接器，82%来自PCB，只有3%来自封装。然而，由于连接器位于PCB布线routing上方约5mm处，因此其对EMI的影响可能更大，这取决于RF射频天线的放置。连接器类型，也就是表面安装的屏蔽连接器，也起着重要的作用。

EMI电磁干扰优化技术的研究

缓解EMI电磁干扰风险的功能技术

如果在项目开始时就已经设计了函数化设计，那么该技术对产品成本的影响就会非常有效。SR(转换速率Slew Rate)控制是一种为人所熟知的技术。一个SR从5%到8%的UI(单位间隔)在时钟频谱上平均给出3 dB的缓解。辐射磁场相应减小。然而，SR控制会影响抖动，而且由于大多数高速链路接口对抖动有严格的要求，因此这种解决方案通常有局限性。扩频时钟(SSC)也是另一种缓解EMI电磁干扰的常用方法，这在许多高速链路标准中都有定义。它是通过频率调制实现的，通常受到时钟PPM容错和抖动的限制。EMI电磁干扰在三次谐波上最多降低10dB，在五次谐波上最多降低15dB。

图13：SSC的示例

数据置乱是指通过避免重复的位序列来扩展和降低频谱。目前有几种方法，其中一些方法已用于标准中。对EMI电磁干扰的缓解可以高达20dB。

缓解电磁干扰风险的物理layout技术

如前所述，共模噪声可能是EMI电磁干扰的主要因素。共模滤波器(ECMF)由ST公司（意法半导体）开发，和PCB ESD保护共同封装在一起。ECMF的耦合电感滤除所有同相信号，让差分信号通过。例如，ECMF04-4HSWM10将1至6GHz之间的CM噪声降低了15dB[7]。ECMF定位是信号完整性和EMI缓解效率的关键。首选靠近SOC的位置（选项3)，如图14、图15和图16所示。

图14：ECMF的3个位置选项

图15：SI模拟盘/D0/D1/D2

图16：H近场模拟/仿真图（dBm）

EMI电磁干扰的减少主要发生在来自共模噪声的偶数谐波上（第10、16、34、36、38和40次谐波）。额外的EMI电磁干扰仿真扫描清楚地显示，位置良好的ECMF正在阻挡共模噪声并限制辐射。

PCB埋置布线策略和机械屏蔽也是已知的EMI电磁干扰缓解技术（图17）。 由于消费电路板经常使用直通过孔，这会影响SI裕量和EMI性能，我们建议针对低成本应用中包含有限密度高速信号的敏感过孔进行背钻处理。与激光钻孔过孔相比，PCB的超额成本是有限的（10%对50%）。在埋入式布线PCB设计中，必须注意谐振问题。这意味着应该避免从芯片凸点到与敏感频带的λ/4匹配的主要不连续性的距离（ 例如，λ是对应于WiFi信道频带的波长）。

图17：带屏蔽层的顶层PCB布线与埋置\埋入式PCB布线的横截面

如图17所示，屏蔽层也通常用于消费电子或移动设备的应用。与埋入式/埋置PCB布线类似，设计人员在屏蔽设计时必须非常谨慎。建议检查腔体 cavity和孔径谐振频率。仿真和实际情况中的经验表明，发生在错误频率上的谐振会使有屏蔽的EMI电磁干扰比没有屏蔽的更严重。由于近场是由磁辐射主导的，屏蔽吸收效应将决定整体屏蔽效率。采用1mm小孔径铜屏蔽（10x0.6mm）进行仿真，结果如图18和图19所示。

图18：D=6.5mm时，默认DUT、屏蔽和埋地布线的平均H场，单位为dB（mA/m）

图19：D=6.5mm时的H场（dBm）图

对于屏蔽，除了在屏蔽层谐振频率（2.4GHz-2.5GHz）下增益只有6dB左右，平均H场增益从15到20dB。对于埋入式PCB布线，增益范围为5到15dB。理论公式和仿真之间的相关性很好。即使在共振频率上出现差异，由于结构的三维复杂性，很难预测，因此必须使用仿真工具。

总结

Ansys提出的EMI/瞬态流程适用于先进的EMI研究。与测量值和理论方程的相关性良好，这使得开发可靠且有价值的电磁干扰仿真流程和方法成为可能。

在许多情况下，屏蔽层如果设计得当，可以在低成本的情况下提供出色的效率。使用ECMF进行滤波对于偶数时钟谐波也非常有用和有效，特别是对于高CM噪声的实现。调整RF射频接口相对于数字干扰源的位置和方向是另一种EMI电磁干扰优化方法。对于以磁辐射为主的电磁场，EMI在近场场强下降至远场场强的1/D。这意味着如果干扰源和干扰对象之间的间隔乘以2，近场辐射将减少12dB，远场辐射将减少6dB。天线相对于干扰源的垂直方向也可以减少耦合。此外，建议研究函数化调整技术，尽管信号完整性规范和标准中缺乏机制的限制，但函数化调整技术仍然非常有效。

免责声明：本文系网络转载或改编，未找到原创作者，版权归原作者所有。如涉及版权，请联系删