来源：EETOP 楷登电子（美国 Cadence 公司，NASDAQ：CDNS）今日宣布推出 Cadence® Alle

管理层，别再让许可证成本吞噬你的利润了 你一定在想，企业买多软件许可证，成本还在涨，到底值不值得？我告诉你，有些企业已经

想知道怎么降本增效？许可证管理自动化集成才是王道 公司内部在做软件账单复盘，发现一个很扎心的事实：我们每年花在软件上的钱

废话少说，就像之前“学好数理化，走遍天下都不怕”一样，在如今快速发展的电子时代，掌握一门电子设计EDA软件工具，在职场上

1.问题描述 在百度一圈后，终于找到一个和我同样问题的文章，链接如下。 https://blog.csdn.net/we

跟原理图一样，因为各个公司的PCB设计软件不同，可能需要复制不同软件PCB设计里面的元件封装、模块、DDR走线等元素，这

在电子工程中，PCB的设计和制造最为关键，而PCB上有多种层，有信号层、电源层、接地层和机械层，今天我们来聊聊Assem

1.基准线应该选最长的，最短的还是适中的？ 这个不是任意选择的，需要看设计需求，一般是选择时钟作为一组线的基准 2.设置

Reopen命令 重新打开设计文件（上一次保存的，上次保存之后的改动均不会被保存）。多数人不知道这个方便的命令是做什么的

简言之，使用Static Phase设置简单操作粗暴，结果直接；使用Relative Propagation Delay

进行到这一步，应该已经完成原理图绘制和元件封装设计了。接下来要做的工作是将Orcad绘制的原理图转成网表，输入到alle

接上篇继续。 既然做了过孔，就要用。而且打算用过孔代替埋孔，盲孔，要看到效果。本篇就来实验一下： 首先，PCB分层（见C

Cadence (CDNS.O)成立于1988年，其总部位于美国加州圣何塞（San Jose），是一个专门从事电子设计自

这里讲一下必然要用到的过孔，过孔分为以下几种： 电源过孔，一般内外径开的都很大 一般信号过孔，内径不小于线宽 差分信号过

文章目录 前言 一、确定引脚坐标位置 二、新建封装 2.1设置封装的大小 2.2 设置焊盘路径 三、绘制PCB封装 3.

请问各位，你们有没有遇到过，铺铜的时候，铜不上去。add shape之后，只显示这个shpae的边框，但是铜就是没铺上。

在使用非常小的输入偏置电流的运放(1pA以下)时，为了防止因为其他地方的电压泄漏到同相输入端导致问题(受潮或PCB清洗不

👉个人主页： highman110 👉作者简介：一名硬件工程师，持续学习，不断记录，保持思考，输出干货内容 目录 1

许可抢不到，还到处闲置？别再当冤种了！ 你有还未经历过项目卡在“等许可”的环节？那种焦躁感，我懂。咱们试用了新方案，把闲

软件许可证管理，别再靠人盯人了 你是并非也时常头疼许可证咋整算都算不清？说白了，就是贵、乱、难。咱企业隔段时间花在软件许

写在前面：许可证池化绝非啥高深技术，能帮你省下几百万 你是绝非也总归看到许可证被“悄咪咪”地占用了，但说实话又找不到是哪

分三步， 第一，你知道怎么测量距离； 下面会展示，测量两个pin之间的距离（pin的边到边的值，看air gap的值就是

1.File-->Input-->DXF 2.选择所要导入的DXF文件，单位选择mm，勾选右边的两项 选择Edit/Vi

一、设置线宽规则 点击这个快捷键 选择physical，点击all layer 默认的更改为8mil 然后我们单击右键创

挖空铜皮（shape） 我们在有的时候需要考虑分布电容的对信号完整性的影响，所以需要在整个铜皮的中间挖掉一块铜皮。 这三

前言   本次系列主要为记录cadence allergo绘制电路的流程与操作，目的为快速上手allergo软件的电路制

文章目录 一、数据手册分析 二、新建封装文件 Step1. 新建Package Symbol Step2. 设置设计参数

背景介绍：我们在进行 PCB设计 时，经常会用到Move命令+鼠标移动器件进行布局，但是如果需要将器件移动到指定位置或者

前面了解的如何 开发 和管理原理图库。现在 原理图库 已经好了，现在库好了，相当于原材料好了，可以开始进行原理图设计了。

Cadence作为专业绘图工具，在高速设计领域是王者一般的存在。但是从易用性角度来说，比AD还是有些差距。 接下来我们从

先对前述文章做个补充： 有的接插件是有机械孔的，这个mechanical hole有讲究，字不重要看图： 需要指明每一层

好久没给大家发福利了，今天给大家发一个板子，可以拿来鉴赏和练习，看看高手是怎么设计的，包含细节处理是怎么处理的： 【案例

GPT4.0+Midjourney绘画+国内大模型 会员永久免费使用！ 【 如果你想靠AI翻身，你先需要一个靠谱的工具！

本模块中，我们将会用OptimizePI分析不同的电容滤波方案对几个IC器件的电源阻抗的影响，从OptimizePI推荐

一、绘制完成后检查。 1. 检查状态是否有未完成的 net ，DRC等，颜色变为绿色即可。 2. 通过report检查D

前言 经历了导入网表，和放置器件后，我们就要画板子了，但是必要的 设计 参数也要先准备好，磨刀不误砍柴工。 《一》显示参

👉个人主页： highman110 👉作者简介：一名硬件工程师，持续学习，不断记录，保持思考，输出干货内容 目录 1

上一期我们讨论的是如何使用Wireshark工具进行结构化搜索的技术，这一期我们将为大家进行介绍，我们该如何使用 All

UP主的推荐 淘宝双11红包来袭，羊毛薅起来！ 红包抽抽抽，今天我最欧 去看看 UP主的推荐 微信公众号小程序开发蓝牙模

在用Cadence 的PCB设计软件时，总是想着与之前用的Altium Designer 画PCB的样子统一起来。发现用

在PCB常规设计下，整板铜皮与焊盘的连接方式已经在Sbapa菜单栏下的Global Dynamic Shape Para

方法步骤如下： 1、打开logic菜单栏下的Auto rename refdes选项下Rename命令，如下图所示： 2

在使用cadence系列工具orcad绘制原理图的时候，有几个符号的功能非常相近，作用类似，但是又不完全相同，细微的差别

PCB设计中有一些信号组需要进行等长处理，以保证组内信号时序要求。 第一步，点击Setup-Constraints-Co

给铜皮（shape）添加网络 例如下图，想要给这个新添加的shape添加到GND的网络，可以先选中这个shape，让其进

👉个人主页： highman110 👉作者简介：一名硬件工程师，持续学习，不断记录，保持思考，输出干货内容 目录 1

👉个人主页： highman110 👉作者简介：一名硬件工程师，持续学习，不断记录，保持思考，输出干货内容 目录 1

目录 1.1走线和修线 1.2 Copy操作 1.3 change操作 1.4 删除操作 1.5 Z-copy操作 1.

简单地说，先从PCB板厂拿到想要的参数后，输入不同的线宽，试出50Ω阻抗，此时的线宽就是我们需要的。 以下是一个八层板的

在PCB设计完成后，很多电子工程师不仅要将Gerber文件给制造厂商，也要提供坐标文件，保证PCB制造顺利，那么Alle