编译:右键点击文件,选择compile
更新PCB: design--update PCB -- validate changes 验证变更是否有效
编译后的元器件可能不在黑色框内,可以移动
编辑页面的绿色框没用 可以依次按E D 键,然后鼠标单击绿色框 把它删掉
设定电路板电气边界:PLACE--line 在静止页面上画个框框
自动布局:tool-- components-- auto place
Cluster placer :成组布局,先分组然后再放置组
Statistical placer:统计布局,按照一定算法放置元件,使布线长度最短
快速元件布局:效果较差,要取消勾选
手动布局:
联系紧密的放在一起
先放置核心元件,然后固定元件即可

飞线:
两个器件之间有绿色的非线,说明二者在电器上应该是连在一起的,布局是应该是相近的
更新PCB
现在原理图上修改
编译compile
Design-- update PCB document
验证修改后执行
删掉元器件核【绿色框框】
布线要求
电源线、接地线布线宽
逻辑线路布线细
拐弯处用圆角或钝角
Design -- rules --electrical --clearance
Shortcircuit :短路规则
电源网络和接地网络最小间距是15mil
Routing priority :优先级设置
P5 21:30
Routingvia:过孔
布线
自动布线:auto route
auto route -- Net:选定区域,对局部自动布线
手动布线:用画线工具布线
删除布线:先按E D 再选中线
敷铜操作polygon pour
在没有放置导线和元器件的地方铺满铜
敷铜一般都在接地层面上
一方面增大地线导电面积,降低电路接地引起的共轭阻抗
增大接地网络的面积提高电路抗干扰性能和扩大电流的能力
Fill mode:一般选第一种solid 用铜模覆盖
Properities--layer:敷铜工作层面首先在顶层 -- connect to net选GND -- pour over same net polygons only 仅覆盖相同网络
用鼠标画矩形区域,即敷铜区域
按相同方法在底层操作【仅把工作层面设置在底层】
放置一些过孔可以使顶层和底层的敷铜更好地连接在一块
创建原理图符号
免责声明:本文系网络转载或改编,未找到原创作者,版权归原作者所有。如涉及版权,请联系删