cadence学习总结与心得：分享给设计新手的宝贵经验

cadence学习总结以下针对的是17.2版本，16.6大体相同，只是一些命令位置不同

一、打开软件

1. 在程序栏找到如下位置(）

二、打开程序

1. 建立新原理图：File → New design
2. 建立新原理图库：File → Library
   *CIS新建design后的菜单栏自带library，可以直接在当前原理图建立当前原理图需要的库。
   *新建后生成的文件有，.dsn design文件 ，.opj project文件，.OLB 原理图库文件。
3. 在design1.dsn位置点击左键，可以新建schematic；在SCHEMATIC1位置点击左键，可以新建Page。
   

1. 设置参数：面板上找到Options

Options → Preferences → Grid Display 格点设置， 分为原理图格点设置，封装库格点设置。选项自己选择，推荐使用lines的显示方式，1 1 of pin to pin ，pointer snap to grid 自动抓取格点设置。

Options → Preferences → miscellaneous 杂项设置，一般默认即可。选项中①②可以设置。。。。；③设置是否自动添加位号，勾选Preserve reference on copy 不自动添加位号；④PCB布局时可以和原理图交互操作（重要，勾选）；

Options → Preferences → 其他选项皆使用默认设置即可（Colors/Print 打印颜色设置，打√表示打印出来，不√表示不打印出来）

Options → Design Template → Page size 选择纸张大小

Options → Auto backup 设置备份，默认即可。

三、 创建原理图库

（一）、简单器件封装建立

填写图中标识的位置即可，PCB封装不清楚可以先不填。

1. 绘制边框
   在可点亮的命令里很好找，可以在如图所示位置设置线的类型和大小，右键And mode 退出命令。
   

1. 放置Pin
   如图，Pin一般放置两种属性，电源管脚一般要标注好是Power，其他管脚选择Possive 即可。Shape 选择 Line 即可。需要注意电源管脚会使能 Pin Visible 选项，不勾选的话不会显示管脚标识。
   

1. 保存

（二）、Homogeneous 封装建立

当零件封装较为复杂且可分成相同的部分，则可建立Homogeneous封装。Homogeneous封装就是创建完Part A 的封装后，Part B会相应生成，不需要重新绘制，只需重新设置管脚属性即可。需要注意的是，对于电源属性管脚，管脚名称和编号可以相同，即可同时存在于A,B Part，无源管脚不可以，保存时会报错。

可在视图左下角找到切换part视图的选项。从View里也可以切换视图，而且可以同时看所有Part。

（三）、Heterogeneous 封装建立

当零件封装较为复杂且被分成不同的部分，则可建立Heterogeneous封装。Heterogeneous封装就是创建完Part A 的封装后，再绘制Part B。同Homogeneous一样，对于电源属性管脚，管脚名称和编号可以相同，即可同时存在于A,B Part，无源管脚不可以，保存时会报错。

（四）、绘制封装时常用的操作

1. 绘图时Pin针是在虚框处放置，可以如图画线连接上。
2. 绘图时点击涂上图标变成红色即可关闭自动捕捉格点
3. 绘图时遇到低电平有效的管脚名称，头上经常带一杠的那种，打“\”。
4. Pin array 使用 可以放置多个管脚，注意的是因为无源管脚不能取相同的管脚名，所以名字要带个1，方便后面自动叠加。increment for next pin 可以是负数。
5. 使用Excel帮助创建多管脚器件封装
6. 随便创建一些引脚，后框选中，右键Edit pins。弹出如下界面。 可以根据勾选选择显示内容。

2）用鼠标选中这片区域，按Ctrl+Insert键复制，粘贴到excel中。

3）直接在Excel中更改Pin name，和Pin number，和Type。

* 利用复制粘贴，以及Excel的便捷操作可以快速填写好Pin name，Pin number。

4）更改好后，选中，Ctrl+V键复制。OrCAD中鼠标选中区域，Shift+Insert键复制到OrCAD中。点击OK，即可快速修改，填写。

（五）、调用别人的原理图库

方法一：直接打开别人的原理图复制即可。

方法二：打开需要复制的原理图库或者原理图文件，在Library → Library Cache 中，选中复制，在自己画的原理图库中Library →./library1.olb 下粘贴即可。

方法三：放置器件，在图中圈起起来的位置添加原理图库路径。即 .OLB文件。即可调用其他原理图库。

（六）、更改，更新元件封装（在原理图库中）

当需要对元件封装进行简单的修改时，尤其是在绘制原理图时

第一种情况：在原理图中直接选中需要更改的封装（元件），右键，Edit Part，进入到新页面，更改需要更改的东西，点击Close，会弹出如下对话框。

Update Current，更新到当前单个文件；Update all ,当前原理图中所有这个封装的零件都更新。

*因更改的是原理图中的封装，并没有更改原理图库的，所以从原理图库中调用的还是原来没有修改后的封装。而此时更改后的封装路径也变成了当前原理图。

第二种情况：直接在原理图库中更新，这时对于当前原理图缓存的还是原来的没有更改后的原理图库，需要在原理图里进行缓存更新。（如果直接放置会放置不了，且弹出ERROR）如图，更新当前元件缓存。原理图里就是最新的元件封装。

四、绘制原理图

（一）、摆放器件

上面已经对如何放置元件进行了说明。

添加需要的元件库。系统元件库在安装目录下找到，大概目录如下，不一定是D盘，你安装到哪里去哪里找，https://www.gofarlic.com\Cadence\Cadence_SPB_17.2-2016\tools\capture\library，选取Discrete.olb。

（二）、器件连接

1. 连线，使用连线命令，直接画线连接
2. 当页网络连接，使用当页网络编号命令，通过编辑网络编号连接。（即PCB中net name ）。
   先画一条线，不需要和其他器件连接，然后在线附近添加网络名，另一个器件同样，即可将两个器件相连接。（如果两个器件已经连接放置网络标号则是规定网络名的用意）。
3. 跨页连接 ，使用跨页网络编号命令（place Off-Page Connector），通过编辑网络编号连接
   画一段线 → 点击图标，选择显示图样 → 放置网络标号 → 点击放置的编号，更改名称等属性 → 复制该网络标号，放置到其他page。
4. 放置总线

1）将需要加入总线的引脚绘制出一段线并加上网络标号

*绘制完一段线后可按住F4自动往下复制。标号放置后直接往下点击即可，会自动叠加。

2）放置总线，并且对总线放置网络编号，标号如图所示。

3）放置总线分支连接线。

（三）、编辑元件属性

双击元器件，进入属性界面。

New Property 可以新加属性；Pivot 改变显示方式；PCB footprint PCB 封装，与allegro进行交互（重要）。

（四）、DRC检查

选中./design.dsn文件，Tools → Design Rules Check （选项默认即可）。

（四）、原理图差异化对比

针对两个原理图找不同。

（五）、导出网表

选中./design.dsn文件，Tools → Create Netlist，无需更改，直接导出即可。（.dat为导出

网表文件）。

OrCAD Capture 17.4 实时在线的DRC错误检查与管理设置方法

Cadence OrCAD Capture 是一款多功能的PCB原理图输入工具。新发布的OrCAD Capture17.4作为行业标准的PCB原理图输入方式，是当今世界最流行的原理图输入工具之一，具有简单直观的用户设计界面。

OrCAD Capture 具有功能强大的元件信息系统，可以在线和集中管理元件数据库，从而大幅提升电路设计的效率。OrCAD Capture CIS提供了完整的、可调整的原理图设计方法，能够有效应用于PCB的设计创建、管理和重用。将原理图设计技术和PCB布局布线技术相结合，OrCAD能够帮助设计师从一开始就抓住设计意图。

不管是用于设计模拟电路、复杂的PCB、FPGA和CPLD、PCB改版的原理图修改，还是用于设计层次模块，OrCAD Capture都能为设计师提供快速的设计输入工具。此外，OrCAD Capture原理图输入技术让设计师可以随时输入、修改和检验PCB设计。OrCAD Capture 与OrCAD PCB Editor的无缝数据连接，可以很容易实现物理PCB的设计；与Cadence PSpice A/D高度集成，可以实现电路的数模混合信号仿真。

OrCAD Capture 17.4有很多新功能更新，今天我们一起来学习实时在线的DRC错误检查与管理设置功能，该功能可以让工程师在原理图设计中实时的发现设计过程中存在的错误，并督导工程师及时纠正这些设计错误和存在的问题，为电路的原理图设计打好坚实基础。今天接下来我们就一起来学习如何使用实时在线的DRC错误检查与管理设置功能。

（1）OrCAD Capture 17.4实时在线查看和修改在原理图创建过程中的DRC规则检查结果，能够支持实时在线的DRC检查结果，并用专用的管理窗口给出DRC的检查规则结果。

（2）打开.opj或者.dsn文件以后，OrCAD Capture软件会自动显示给出DRC规则检查的窗口Online DRCs，并在窗口中能清晰的看到原理图设计过程中存在的错误和警告信息。

（3）在Online DRCs窗口中双击其中的某个错误或者警告信息，导航窗口会自动跳转到对应的错误图出处，并处于选中状态。如下图中给出的电气DRC警告信息为U2A缺少Footprint的信息，鼠标点击DRC警告信息后会自动跳转到U2A的原理图处并高亮选中。

（4）鼠标在U2A元件上点击右键选择Property Editor窗口，可以看到PCB Footprint中缺少封装参数的定义

（5）在PCB Footprint窗口中输入元件的封装DIP14_3，然后可以看到Online DRCs窗口中U2A的封装属性缺失的警告信息自动消失，说明此错误已经解决。

（6）Online DRCs窗口有电气警告信息，有些网络是悬空的单网络，比如点击N16615100的网络错误信息，自动跳转到该网络的错误处并高亮显示。

（7）移动U6元件到原理图悬空网络链接处，引脚出现红点后栅格自动对齐链接上网络。

（8）放下鼠标后，Online DRCs窗口警告信息中，N16615100 等几个单根浮空的网络信息已经自动消失了，说明该部分的警告信息已经解决。

（9）接下来看看DRC的规则设置和检查方法。点击图标或者执行PCB Design rules check命令可以打开DRC的规则设置窗口。

（10）在Options菜单中，Online DRC是开启实时DRC检查的总开关，设置成ON后开启了实时DRC规则检查，设置成OFF后，就关闭了实时进行DRC检查的功能。Batch DRC中是设置的DRC的区域，检查标记，检查的输出的报告，检查的输出的报告等。

（11）在Rules Setup菜单中，可以设置电气规则和物理规则，Batch是执行命令后的批量检查开关，Online是在线的检查开关，勾选后将表示该项执行在线的DRC检查。

（12）比如勾选Check power ground short功能的Online，后可以执行实时检查原理图设计中是否有电源和GND短路的错误，勾选后执行可以看到当前的原理图中存在有电源和GND的错误，在Online DRCs窗口已经给出警告信息。D_VDD和GND的两个网络短路。

（13）在Online DRCs窗口已经给出警告信息处点击，可以跳转到原理图中错误处高亮显示。

（14）删除该处短路的错误网络后，可以看到在Online DRCs窗口给出警告信息已经自动消失，表明该问题已经排除。

（15）操作小结。

通过上面的学习让我们看到了OrCAD Capture 17.4 实时在线的DRC错误检查与管理设置方法，该功能可以让工程师在原理图设计中实时的发现设计过程中存在的错误，并督导工程师及时纠正这些设计错误和存在的问题，为原理图设计打好坚实基础。实时在线的DRC检查和处理，可以大大的规范工程师的设计习惯，减少潜在原理设计问题，也对于提升设计效率以及设计的准确性是有很大帮助。阅读完这篇文章的小伙伴可以自己去试一试该功能，为己所用提高工作效率。

（16）提供实例

另外需要配套实例文件的小伙伴，可以关注下方微信公众号，扫码关注，回复关键词“实例文件”领取，精彩不容错过，期待您持续关注喔！ 作者：凡亿教育 https://www.bilibili.com/read/cv4587439/ 出处：bilibili

若导出Fail，可以通过Log定位问题。Log位于存放netlist的allegro那个文件夹。有一个netlist.log文件。

注意打开方式推荐写字板。Error需要处理，warning的无需处理。

（五）、原理图BOM输出

选中./design.dsn文件，Tools → Bill of materials

参考前面的格式，添加PCB footprint 如图，勾选 open in Excel，点击OK。

（六）、原理图PDF

选中./design.dsn文件，File → Print 在 set up 选项中选择虚拟打印机即可。

只语

关注

0

24

0

（7）加分面符

3、软件弹出Intersheet references对话框，设置如下图。

1. 勾选“Place On Off Page Connectors”。
2. Position栏设置为“Offset Relative to Port Name”（以网络名为基准偏移）。
3. 勾选“Reset Position”。
4. 建议页面号的偏移量“X Offset”和“Y Offset”分别设置为5和0；
5. “Format”栏设置为“Standard(1,2,3)”。
6. 添加页面号的Prefix（前缀）和Suffix（后缀），建议分别设置为“[”和“]”。
7. 点击对话框下方的“Browes…”，选择工程的.csv文件路径。
8. 其余默认设置不变，点击"OK"

1. 如果off-page添加页码成功。实际效果如下图，只要有与其它原理图页面连接的off-page后面都添加了页面号。
2. 设置格点

1、打开DSN原理图，在菜单栏Options选项下的Preferences。

2、CANDANCE原理图栅格有两种显示效果，一种是点状，一种是线状，选择Grid Display,设置如下：

visible:栅格显示开关；

Grid Display：Dots是点状设置，Lines是线状设置；

Grid spacing：是栅格的间距设置

CADENCE PCB查看线长

PCB导入器件！

增加封装库

导入报错文件解析：

设置PCB编辑页面大小

在界面中点击prmed图标，如下图所示

在design界面中可以看到，画布长21000，高17000，画布左下角的坐标是（0,0）。但是原点的坐标也是（0,0）。这样就无法显示原点。

因此对画布数据重新设置，适当增加些画布的大小，同时令画布左下角为负坐标。
设置参数如下图所示：

导入原理取消规则：

查看下次线长度：