产品
1-15 sch
001 进入方式，基本操作
002 工程创建，通用格式设置（模板），器件创立（含异性元件）
003 多部分器件创立（homo关联，hter独立），图中元素显隐
004 多模块器件增加属性以区分所在硬件（packge，annotate设置字段名）
005 导入元件库 放置，文件夹搜索元件，电源、地、线等（侧边条）
006 电气连接（同页） 任意角度wire：按住shift 交叉线添加/取消连接点 net alias节点连接N1图标
007 总线安置，网络名称规范，进出口设置 F4重复放置 不同页连接：page connector《
008 原理图查看和修改 edit-browes应用：元件列表，网络列表，页间列表，DRC报错点列表。查找edit-find。
009 flatnets 电源网络全部高亮
010 catch中批量替换某种元件replace（可用于更新库中元件的属性） 更新update footprint封装属性必须选择不保留原有信息 clearup 清除现在工程中没有的元件
011 图中简单操作 按住alt不保持连接关 旋转、镜像也不保持。
012 放置文字 place-text 放置图形
013 添加footprint（封装）属性 原理图单个双击，器件库改动。 批量添加：选中后edit-property全选edit。选中原理图页可以列出本页所有器件property。
014 生成网表 1。检查逻辑功能 2.重新器件编号tools-annotate-reset、unconditional 3.DRC检查 tools-DRC 4.生成 tools-create netlist
015 生成元件列表BOM report 或tools-bill
打印选项 页面-右键-sch page prop
016 高速设计流程 经验与直觉
017 板级设计常用模块及其关系
PCB editor 创建、布线、建立封装
Pad designer 创建修改焊盘
DB Doctor 检查、纠错工具
Constraint Manager 约束条件设置 在设计界面setup下找关键词constraint
PCB Router 自动布线工具 在Editor里route菜单route Auromatic/editor
SI 信号完整性 PI 电源完整仿真 可以从analyse菜单调出
018 Allegro PCB Editor 软件操作界面介绍
图标进入，选择产品（教程为designXL）
design菜单 change editor切换产品
fix 固定某元件
右侧工具栏 option；find -filter or
byname；Visblity 各导电层显示方式
右下 状态；左下 命令与交互
019class和subclass是什么 类，子类
展示：display->color 按类显示
20-26 封装创建
020 封装创建-焊盘-以0805电容为例
通用标准：IPC7351 可以用官网PCBM软
件查询尺寸信息
打开pad designer->parant->type选择类型（通孔，埋孔，表贴）->internal 内部结构固定/随板子变化->units尺寸单位->multiple dill打孔相关->layers->选层->设置形状（past焊层，solder阻焊层略大）->file->save as
打开PCBeditor->file->new->package symbol->setup->draw size->setup->grid栅格点->layout->pin->connect有电气关系->padstack选择焊盘->copymode直线/弧线->x/y向数量、间距->rotation旋转->输入x 坐标放置
零件库要素：引脚，图形边框，参考编号，place bound
添加装配边框：add->line->option->package geometry->asswn..top->坐标画线
丝印层：add->line->option->package geometry->silkscreen->坐标
参考编号： layout->labols->refdes->选中Assenbly top（中心）->同类下silkscreen子类丝印（p1附近）->ref字样
place bound: add->rectangle->option->package geometry->place bound->对角坐标 不可重叠
save
021 稍复杂的封装：以BJA272为例
pin# 本次放置引脚的起始编号
删除引脚（焊盘）：delete->find->只留pin->框选
022 异形焊盘：建立图形文件->创建焊盘
pcb editor->file->new->shape symbol->设置图纸尺寸->grid->eich类->用shape+坐标创建->shape->merge->file->creat symbol
pcb editor->setup->user prefrences->设置工作路径
pad designer->layers->geo=shape=图形路径
023 管脚排列方式，排列方向
024 较大型的封装-以pqfp G208为例
旋转：rotation设置->邮件->rotat
025 通孔焊盘-内层flash（阴片，去掉的部分）
比管脚大10~12mil
pcb editor->flash symbol->图纸格栅->(add->flash->内外直径，开口 限圆形）绘制图形->create symbol存fsm文件
pad designer->type=through->hole type=circle形状->planting孔壁是否上锡->dril den钻孔直径->dril/dlot symbol光绘中的标签->layers->begine layer->Geo=Square方形圆孔,标识pin1->Themal Relief散热盘 同上->anti pad 略大1mm->复制到end layer->Default internal->Regular圆形正常大小->Themal用flash->Anti大1mm->pastmask两个同begin layer->solder两个略大->file->check
向导创建封装：file->new->package symbol wized->选择封装类型->load template使用默认模板->设置尺寸、精度、索引字母->管脚数、尺寸->调用焊盘->中心位置->finish
026 无电气连接引脚/销
正常绘制Flash->begin/end layer均只设置单层，略大于钻孔->past层相同->default internal 外层同上，Themal用flash，anti略大1mm->solder 略大1mm
销：planting选择non->仅设置begin、end层即可
在封装中放置时选择为机械结构
027 创建电路板
create->board->设置文件路径（注意勾选Change Directory->图纸尺寸(要大于板子尺寸）->添加板框 add line->类为Board Geo-Outline->倒角（manual facture->dimension->filler圆角）->设置布线区域（setup->Areas->route keepin->route keepin类all子类->shape fill Type=unifilled->连线成区)->设置器件区（setup->Areas->package keepin->options->画）->放置安装孔(place->manually->advance->勾选labrary->place list->选择相应封装->放置）
复制图形：edit->z-copy
移动对象edit->move->find对象->点选->目标坐标
028叠层结构
叠层结构设置：setup->crosssection->厚度thickness默认即可（后续会修改）->insert在该层上方加一层->设置本层类型（dielec介质层，conductor电气层，plane内电层）->设置etch电气层名称->设置电气层为正/负电
内电层铺铜：edit->Z-copy->find->shape->option->etch类->对应子类->creat dy... shape自动挖空过孔
029 布局前的准备工作
导入网表：file->import->logic->网表在原理图目录的alligo文件夹->save
grid栅格 设置：手动放置place manual 应用非电气栅格点；offset栅格点起始位置
drawing option：setup->drawing option -> status待处理对象 、DRC开关、动态铜处理->display设置各种连接、报错符号大小，cline 自动平滑连接
030 手工摆放元件
place->manually->advance->勾选libray->选中器件->option->mirror镜像到底层
镜像摆放器件： 1 勾选option中的mirror再选元件 2 选中器件后右键菜单mirror 3 setup drawing-option symbol选中mirror，全局生效 4 摆放后edit mirror find点击
旋转：move rotate或右键 rotate 默认方向设置 setup drawing-option symbol angle
031 与原理图交互放置器件
打开网表对应工程、页面->选中.dsn->option->prefrence->miscellaneous->勾选enable intertoll->PCB开到对应页面->place->manual->可以在原理图中选中->(右键->PCB Editor Select)/(shift+s)->PCB上放置
032 按原理图页导入元件至PCB
打开选中目标原理图页面->edit->browes->选中全部器件->edit->new->page、值->save->选中.dsn->creat->netlist->PCB Editor->setup->edit->在配置文件的component Instance Props下添加PAGE=YES->save->勾选creat or update->勾选 Allow User Defind Prop->创建网表->导入网表->勾选creat user-definedpropeties->place->quickplace->by proper->下方选择位置->place
033 034 按room布局
为元件添加room属性并赋值（PCB主界面->导入网表->edit->properties->ifnd->find by name->Comp->more->选择相应元件->apply->左侧选中room->value赋值）／（CIS 原理图页选中->右键edit prop->find by Candance-Allego->设置room名->生成网表，导入ｐｃｂ ）->在pcb中创建room属性并赋值（setup->outline->room outline->注意name->选择所在层和约束方式等->划定区域->OK）->选择按room放置（place->quickplace->place by room->选择对应room名->选择所在层->place）
035 quick place
place->quick place->place all->通过move命令和find逐个处理
036 布局中的去耦与干扰，部分一般规则
037-040 约束规则
037
约束设置：pcb界面->Constraints->整体默认约束、间距约束、物理约束、设置特定约束区域
038 间距规则（默认、网络）
setup->constraints->spancing->set values各类器件间距为主
setup->constraints->physical->set value->set name->subclass->小区域线宽、默认过孔设置Via
neck 颈状线
网络规则：进入setValue->输入名称add->设置内容->设置目标网络AssignProp（edit->Prop->find 目标网络->apply->net physical type 设置特有名称）->进入setValue->Assign table设置
t形连接
040特殊区域（高于网络）
setup->constrants->选中areas->add画框->Attach prop->点选shape->选中net physical和netspacing并设置名称->在assign中设置区域内各网络规则
041 042 043 总线、网络间的约束规则
setup->ECS
跨过电阻电容的网络X-net设置（跨过电阻电容的线）：添加模型库（analysis->SI/EMI->Library）->添加模型（analysis->SI/EMI->model->auto setup->添加特殊模型find Model）
创建总线：选中->右键->Creat->Bus->命名
设置拓扑结构 ：显示一个网络的拓扑线（DIsplay->Show Rets->Net->调出ECS->选中右键select->主界面右键结束命令)编辑拓扑结构（Logic->Net Schedule->一个焊盘->右键 Insert T->从节点连接其他焊盘->右键end）->从管理器右击所选网络，create E CSet->选中同类线路右击->E CSet Refrence
查看拓扑结构,设置约束：ECS界面->All Contraints->UserDefined->右键->SigXplorar->Set->Constrains->Wiring(具体设置）->File->Update->ECS界面出现检查结果（不出现可以Analysis->Analysis Mode->Stub length选为On，勾选Online DRC）
设置拓扑结构（通过SigXplorar）：ECS界面->选中所有同类网络->右键->SigXplorar->按原理图方法调整连接方式->设置可选引脚（set->Option Fins)->Set->Constrains->Wiring(具体设置）->File->Update
044 线长约束
打开拓扑规则SigXplorar（ECS->选中右击）->Set->Constraints->Prop Delay->设置内容->Add->Apply->File->Update
045 相对延迟约束（等长 等）
SigXplorar->Set->Constraints->Rel Prop Delay->同一Rule Name的连线间偏差小于Told规定->应用更新->在ECS->Rouling->Relative中查看
046 差分对约束
创建差分对：（ECS->选中右键->Create->Differential->命名Create）/（PCB界面->Logic->Assign Differential）
设置约束规则：（ECS选中->Coupling列输入、Phase Tolerance列输入长度偏差容忍）/（PCB界面->setup->constraints->Elec constraint sets->DiffPair->New->设置数值apply->Assign->选中网络添加）
047 布线前的准备
设置class、subclass显示颜色：display->color
飞线选择显示：Esit->Prop->右侧栏find net more->选中无需显示网络->Apply->RatsNets_Schedule设为Power and ground
网络高亮显示：颜色设置（display->Group=display）->display->HighLight->设为实/虚线（setup->User Prefrence->display->display no highlightfont）
DRC问题标记：填充与否（setup->User Prefrence->display->display drcfail）大小（setup->Drawing options->display->DRC Marker size)
调小栅格点
不同色同时高亮不同网络：display->HighLight->Find只选Net->Option选色->点选网络上一点
048 布线：矩阵封装的扇出
fan out（矩阵封装的过孔引出）：Route-> Fan Out by Pick->Find仅选中Comps->右键设置(setting->Fanout)->点击元件->手动删除外侧不需要的扇出（Find选中Vias、Cline）
无法自动扇出考虑暂时关闭ECS中对应网络物理属性（线宽等）
049 050 手工布线：单个网络拉线
单个网络拉线：Route->Connect->Option设置（linelock 指转角，bubble障碍物处理hug紧绕shove推挤，snap to connect point自动定位焊盘中心，replace替换）->打过孔（双击/点击->右键add via）->右键finish自动完成
051 群组布线
Route-> Connect->框选/（右键Temp点选后右键Done）->设置线距（右键->Route Spacing）->换控制线（右键->Change Contrul->点选新线）->单根处理（右键->Single Trace->next下一根，再次操作取消）
052 高速线信息显示
setup->User Prefrence->Etch->allego dynam/etch lenth on
053 差分对布线（同层边缘耦合）
布线：display Net 显示差分对->Route->Connect->点击其中一个引脚->同群组布线->无法自动分离处理（添加节点/单根处理）->过孔处理（右键->Via pattern）
调整：Route->Slide->options中 via with 过孔跟随移动
054 T型连接点、蛇形走线、调整
T型：从节点开始布线
蛇形走线：Route->delay time->选择形式->点选走线->拉出对应区域（一般间距3倍线宽）
调整：平滑Route->Custum Smooth 直角转45度Route->Miter By Pick 远离过孔：Route->Spreed BE->选中过孔->设置距离 整体调整Route->Gloss
055 铺铜（属于shape类）（铜皮需由过孔连到对应层）
内电层：Edit->Z-Copy(注意正负片)
其他层（动态）：shape->Options type=Dynamic->Assign Net选择->勾画形状
改变边界：shape->Edit Bondary->点选铜皮->从边界起止
指定网络：Shape->select Shape->点选->右键Assign Net->Option 栏设定
手动挖空：Shape->Manual Viod->选择形状勾画
删除孤岛：SHape->Delet Islands->Option选层->Delete all
静态铜皮：shape->Options type=Static Solid->Assign Net选择->勾画形状
铜皮合并：Shape->Meerge->依次点选->Done 动静不能合，不同网络不能合
056 内电层分割
高亮不同网络的引脚、铜皮->Add Line->考虑电压差和空间、加工余量，设置线宽->Class=Anti Etch，Sub Class=电层->线末一定拉到板框外->Edit->Split Flane->Creat->选择电层和分割后为动/静态->Creat->逐个设置分割后区域的网络->处理孤岛
057 布线后检查
测试点设置：本教程不讲
重新编号：PCB中 Logic->Aoto Rename->Rename->More设置->Preserve current保留原前缀、Refdes Digit 最小数字位数->部分约束条件不能联动编号，可能DRC->打开原理图->Tools->Back Annotats->PCB选项卡->输入PCB路径->勾选Update Sch
查看报告：Tools->Quick Reports->未连接Unconnected Pins、铜皮 shape系列、DRC状态 Design Rules Check
数据库手工检查：Tools->Database Check->全选，check
058 丝印 位置不完全精确
Display->Color->关闭电气层，打开丝印silk层（ManualFactur组）->Manual Factur->Silkscreen->选择丝印内容、位置->执行->调整字体（Edit->Change->Find仅勾选Text->Options不选subclass->全框选->Done）->调整位置方向（move、右键route）->添加说明信息（Add->Text->添加到Auto silk子类）
059 钻孔文件
配置文件：Manualfacture->NC->NC Parameters->保存路径、输出格式、format坐标格式、单位等->close自动保存
圆孔：Manualfacture->NC->NC Drill->文件输出、缩放、drilling类型（通孔Layer pair，有其他类型By Layer）->Drill
异形孔：Manualfacture->NC->NC Route->文件输出->Route
钻孔表/钻孔图：Display->color->只留OutLine->Manualfacture->NC->Drill Legend->注意单位、Drill类型->放置列表
060 光绘文件
光绘边框（可选）：setup->Areas->Photo plot Outline
增加光绘层（电气层、丝印层、SoderMask阻焊层、pastMask加焊层、钻孔图层）：设置仅显示所需SubClass->Manualfacture->Artwork->点击一个film->（右键Add->命名同时加入显示信息）/（右键Match Display更新为当前显示信息）
光绘层设置：未定义线宽等，勾选Vector一项->OK保存
select all->勾选Check Database->Create Artwork
打包文件：.art、.drl、.rou、art_parm、nc_parm
155-2731-8020
