如图所示是使用AD时经常遇见的 Clearance Constraint 报错
在PCB文件中体现为这样:
解决方案1:
选择菜单栏中的Design
选择Rules
找到Clearance,然后改小一点
解决方案2:
不选中任何期间
按下快捷键 T + M 即可
免责声明:本文系网络转载或改编,未找到原创作者,版权归原作者所有。如涉及版权,请联系删
姓名不为空
手机不正确
公司不为空