1. 从原理图导到PCB之后,提示“Room Definition Between Component on TopLayer and Rule on TopLayer” .
解决方法1:删除Room,即如下图左下角的红色部分。按Del键直接删。
解决方法2:在导入的时候,不选择Rooms
2. 从原理图导到PCB之后,提示“Component Clearance Constraint ..... Between Component .....”
解决:说明元器件之间距离太小,这个在Design-Rules-Placement-Component Clearance Constraint中把钩去掉,或则设置成合适的值。
免责声明:本文系网络转载或改编,未找到原创作者,版权归原作者所有。如涉及版权,请联系删