产品
在高级节点上，芯片老化（chip-aging）是一个日益严重的问题。但是到目前为止，大多数设计团队暂时还无需解决这个问题。随着新的可靠性要求在汽车等市场推出，这种情况将发生重大变化，汽车等市场需要对影响老化的因素进行全面分析。
理解老化物理机制是至关重要的，因为它可能导致意想不到的结果和漏洞。通常的过度设计芯片的方法不再是可行的选择，特别是当竞争对手使用更好的设计和分析技术来限制过度设计的需求的时候。
Moortec公司首席执行官Stephen Crosher表示：“我们都知道，半导体器件会随着时间的推移而老化，但我们通常不太了解的是老化的机制和导致芯片失效的原因。此外，器件的最短使用寿命肯定会有要求，这取决于应用。对于消费电子器件，可能是2~3年，对于通信器件，则可能长达10年。鉴于老化过程非常复杂，而且往往难以完全预测，所以今天的许多芯片设计往往采用过度设计，以确保足够的裕度可以满足可靠的使用寿命要求。”
拥有高可靠性要求的器件种类正在日益增加。Cadence公司高级产品经理Art Schaldenbrand指出：“进入基站或服务器机群的高级节点器件有非常严格的可靠性要求。它们一天24小时，一周7天不间断工作。这是持续的压力。此外还有关键任务型应用。很多人都关注汽车，但它就像工业应用和太空应用，失败的代价非常高。一旦一颗卫星被送入太空，你就希望它能一直工作到使用寿命结束。”
更麻烦的是，一些故障模式是统计学问题。Crosher说：“如果老化过程可能变得更加确定，或者如果你能实时监控老化过程，那么你就可以减少过度设计。你可以开发能够对老化效应做出反应和调整的芯片，甚至可以预测芯片何时会出现故障。”
老化的物理学分析
首先，我们必须了解衰老的根本原因。ANSYS公司的首席技术专家João Geada解释说：“当设计受到电应力时，就会造成损坏。有的发生在金属上，有的发生在晶体管上。”
晶体管在多个方面都很脆弱。西门子Mentor子公司AMS集团高级产品工程经理Ahmed Ramadan说：“有三大主要退化机制会影响MOSFET、finFET和FD-SOI器件。它们会改变器件的阈值电压，影响器件的驱动电流，导致器件减速，从而减慢整个电路的速度。”
最终，在持续的压力下，器件可能会完全失效。
使晶体管脆弱的三个问题是：
图1：NBTI对SRAM单元的影响。
对于引起HCI和NBTI的潜在机制，研究团体意见一致，但对于TDDB有不同的解释，这就造成了建模的困难。
此外，采用先进的技术节点，可以实现尺寸和电压的微缩。Ramadan指出：“然而，电压并没有像器件的物理尺寸那样微缩，这导致了引发这些效应的电场的增加。其中一些也受到温度的影响，例如NBTI，因此在PMOS器件上加上高温和负偏置时，NBTI效应非常显著。同样，PBTI也可能发生在NMOS晶体管上。”
Fraunhofer IIS / EAS公司质量和可靠性部门经理André Lange看到了我们迁移到这些节点时面临的诸多新挑战。“首先，这些技术比大型技术节点的可靠性稍差。其次，电流密度可能上升，并在局部超过临界值。第三，最近的技术进步主要针对数字电路，使得模拟设计变得越来越复杂。第四，新的应用场景，如自动驾驶，将引入全新的使用场景，器件可能每天要工作22小时，而现在只有2小时左右。”
行业仍在学习中。Schaldenbrand表示：“先进节点上的挑战在于，技术是新的，而我们对它们没有太多了解。因此，预测器件的物理特性是一项更大的挑战。我们对这些器件做了大量建模工作，我们已经看到，传统节点上的一些特性现在有些不同了。”
还有一个额外的问题。Geada警告说：“在特定的晶体管上施加一段特定的时间的特定的电压，并不意味着它会自动坏掉。它有很大的损坏几率，从某种程度上讲是量子效应。你要处理的是非常小的几何图形、是一两个分子厚的栅极、是量子效应。有些随机性是无法回避的。”
Schaldenbrand对此表示同意：“有些器件老化速度快于其他器件，你必须考虑到老化过程中的统计学变化。更重要的是要考虑所有的变化来源，而不仅仅是电气变化。”
温度正在成为一个更大的问题。Synopsys公司高级产品营销经理Anand Thiruvengadam补充说：“所有这些因素也会影响平面器件，但没有那么明显。使用平面器件，便不必为发热而烦恼。使用平面器件有很多方法可以散热，但对于finFET，情况就不一样了。热量被困住，几乎无法散去。这对器件本身有影响，对上面覆盖的金属也有影响。”
连线
下降一个级别，连线是许多与老化相关的问题的根源。线不能微缩，在先进的节点上，它导致了一系列与电阻/电容有关的问题。
老化的关键影响之一是电迁移（EM），这是由导体内的材料传输引起的。Movellus公司首席执行官Mo Faisal表示：“电迁移是影响老化的问题之一，从16/14nm finFET开始就变得非常重要。现在，在7nm和5nm工艺中，连线已经变得很细，”日积月累，它们会随着电流的流过而受损。
这可能会在整个设计流程中造成巨大的麻烦。Schaldebrand说：“从物理上讲，随着线变得越来越小，影响会变得越来越大，裕度越来越小。因此，我们在分析中看到了对于高精度的更多需求。在28nm处，正负30%的精确度就足够了。但是当我们进入高级节点时，就想要正负10%的精确度。裕度正在缩小，因此人们希望有更精确的预测。”
所有这一切都需要结合实际情况考虑。Thiruvengadam补充说：“如果我远离老化，着眼于可靠性，那么器件发热就是一个重要的考虑因素，甚至电迁移也是。在7nm处，情况更是如此，从本质上说已经成为signoff的一个因素。”
同样的一些问题也会影响存储器。Geada解释说：“进行写入需要通过栅极向底层电容注入一些电荷。因为它确实需要比正常状态稍高的电压，所以它确实会造成损害。这意味着最终你无法清除它，它会导致陷阱嵌入到栅极中，这是造成损坏的根本原因，就好像有一个永久的电压穿过栅极。这会降低器件的性能，无论是清除电荷，还是进行跃迁。它的性能再不会像最初没有压力时那样好。”
制程变异
制程变异已经成为28nm以下一个持续存在的问题，并且在每个新节点上问题都会变得更糟。现在必须在设计流程的多个步骤以及每个新节点上的每个特定设计中考虑制程变异的问题。
Schaldenbrand说：“因为我们试图在漫长的使用寿命中做出准确的预测，所以我们必须考虑制程变异会如何影响使用寿命。一些现象，例如热载流子注入，我们看到电子被注入到栅极，这种现象与栅极厚度有关，而栅极厚度因器件而异。你必须考虑制程变异对老化的统计学影响。”
这要求设计团队有不同的思维模式。Geada补充说：“实际上，就像常规计时一样，我们必须将制程变异作为一阶效应处理，并使设计能够容忍制程变异，而不是试图将制程变异排除。你不可能把制程变异排除。这些器件太小了，影响是无法控制的。老化也是如此。这并不是晶圆厂能做到的。这是我们正在面对的器件的物理学的固有特性。”
老化的影响
了解老化的影响需要将模拟和数字分开讨论，数字是比较简单的情况。
Movellus公司的Faisal说：“请考虑一个简单的反向器。如果反向器中晶体管的阈值电压在4年内变化50mV，那么它仍然可以反向。但它的速度会比设计的慢，这可以进行测算。随着延迟的增加，它可能会在某个时刻成为一个问题。电路越快、越活跃，老化速度就越快。然而，即使有时钟，你也只有一个边缘，波形的振幅必须足以触发电路——通常是Vdd/2。所有这些都可以测算。如果你要运行1GHz的时钟，并且预计会有10%的退化，那么我就可以设计足够的裕度，即使它退化，我仍然可以保持在指定的速度范围内。 ”
这简化了老化模型。Geada说：“数字电路的好处是电流只在非常有限的时间内流动。因此，尽管我们必须注重功率，但与模拟器件相比，数字器件要静态得多。它有短暂的高活动区间，但要等到下一个时钟周期才会有下一次。模拟电路永远不会打开或关闭，它们总是活跃的，并且以不同的方式积累热应力。模拟电路必须处理更大的电压波动和更大的电流，这使得金属容易受到影响。模拟电路要处理不同的事物集合。它必须处理热效应，因为电流总是在流动。”
类似于数字电路，模拟电路也随着时间的推移而老化。Schaldenbrand说：“模拟器件的性能特征通常会发生漂移。在单个器件层面，它们对老化更敏感。在一些罕见的情况下，你可能会担心增益的变化，如果设计得当，你可以做出对这些影响相对不敏感的设计。在模拟设计中，你可以采取一些手段让它对老化不敏感，但是因为你直接依赖于器件参数，所以模拟器件更加敏感。”
但这可能变得非常难以实现。Faisal说：“请考虑运算放大器，它是很多东西的基础。运算放大器必须正确偏置，并且必须在过驱动电压上留出一些裕度。你必须确保有足够的裕度，这样随着运算放大器的老化，它会停留在晶体管的饱和区。晶体管的过驱动电压裕度正在减小，因为7nm的供电电压为750mV，阈值约为350mV，因此几乎没有任何空间留下很大的裕度。随着老化，阈值电压可以偏移多达50mV。如果运算放大器偏置电路偏移50mV，它可能会从饱和区转移到线性区，此时晶体管变成了电阻，不再具有增益。运算放大器的功能是提供增益，所以这种影响相当致命。此时，电路变得毫无用处。”
模拟设计从一开始就很难。Ramadan说：“老化和可靠性是模拟设计师面临的挑战。今天的设计可能明天就不能用了，因为设计可能会退化。你必须确保所有老化和可靠性要求都得到满足。”
免责声明：本文系网络转载或改编，未找到原创作者，版权归原作者所有。如涉及版权，请联系删
155-2731-8020
