Cadence学习：小技巧集锦

删除cdslck文件：

find -name "*.cdslck"

find -name \*.cdslck | xargs rm

关于这个cdslck文件，会lock掉文件，目的是保护文件，但是有时候阻止修改啥的会烦人，所以删掉cdslck文件。

   在CIW窗口输入命令 “exit” 来退出Cadence可以有效的防止cdslck文件出现。

仿真相关

Cadence ADE如何设置默认model library
在CIW窗口里面输入load"/工艺库/libInit.il" ，加载所需要的工艺库libInit.il文件。

Cadence IC618使用（主要看一下calculator各变量含义，以及wave的maker功能）

(56条消息) 【cadence】如何提高cadence的spectre仿真速度？-CSDN博客

【新提醒】如何提高cadence的spectre仿真速度？ - 第2页 - Analog/RF IC 设计讨论 - EETOP 创芯网论坛 (原名：电子顶级开发网) -

Cadence 仿真小技巧——transient仿真的Dynamic Parameter设置 - 知乎 (zhihu.com)

模拟仿真ADE Explorer和Assembler的一些小技巧 - 知乎 (zhihu.com)

仿真产生的文件在你的user的文件下的simulation的文件里

虽然关于提升spectre仿真速度的帖子很多，但是小总结的不是很完整，目前为止自己所知的方法主要有：

   1）ADE->output ->Save -all 中只勾选相关的信号；

2）ADE->Simulation->Options中的Analog选项，在其中的multi-thread一栏，填入最大并行cpu数量；

3）ADE中将仿真精度降低，conservative -> liberal，在相同条件下，liberal要比conservative 快3倍；

或者将仿真器改用 APS ，也全完按照上述两步进行设置，以提升仿真速度。

另外，为了节省磁盘空间，可以在option中(如瞬态仿真）将skipcout设置成每个N个点保存一次。

   Skipcont：16；设置成每个16个点保存一次。

   我现在正在设计一款14比特的低功耗SAR ADC，得数模混仿，要用到spectreverilog仿真器，按照上述方法设置 MT:12 Tran：Conservative；SAVE ALL:Select(只存了一个输出) ；Skipcont：16；但仿真时间将近两个礼拜（整个系统）。请加下，各位大神还有什么方法可以进一步提升速度呢？

参考：如何提高cadence的spectre仿真速度

   在跑模拟电路仿真时,Cadence ADE并行APS仿真器调取cpu的线程数有没有限制?

如果没有限制,则(内核)线程多+主频慢的CPU将能发挥最大性能,总体仿真速度将最优;

   如果有限制, 则(内核)线程少+主频快的CPU将能发挥最大性能,总体仿真速度将最优.

   另外怎么让spectre仿真的时候多线程运行？

   参考： 请教------Cadence ADE并行仿真APS问题与CPU的优选原则

免责声明：本文系网络转载或改编，未找到原创作者，版权归原作者所有。如涉及版权，请联系删