CTLE均衡学习笔记，信号完整性调试心得

1、写在前面

相信大家在进行信号完整学习时，遇到的最大的困惑就是不知道何从下手，当初我也跟你们有同样的困惑，这也是我写这篇文章的目的之一。一是希望自己的学习过程有个记录，通过文章来整理自己的思路；二是希望这篇文章对你有一点帮助。

如何利用软件进行上手操作，能够进行基本的仿真设置，忽略背后那一堆公式的推导，快速地得出评估结果是非常重要的，这就是工程思维。当然，在这之后你仍然需要去理解背后的原理，只有这样才能提高自己的水平。

但是而对于初学者而言，最大的困难就在第一步。今天我要跟大家分享的是关于CTLE的均衡技术在ADS通道仿真中如何设置以及仿真的问题。

对于CTLE相信大家都听过，资料上应该也看过，但是若要问怎么设置CTLE的参数，这些参数代表的意思是什么估计会难倒一片，再问拉普拉斯变换又是什么，估计直接晕倒在厕所了………

好了，言归正传，在进行CTLE介绍之前首先介绍一下通道对信号的频域和时域上的影响。

二、通道的频域与时域特性

考虑一段长距离传输线，会对信号会带来什么问题呢？我们可以从频域和时域上来分析。如图所示，一段长10英寸的差分线，随着频率的提高，S21基本是线性增大的，在12.5GHz处的插损达到了17dB。

再看时域特性，输入信号原本是一个理想的方波，经过这段长距离走线后，输出电压的幅度降低了，同时上升沿和下降沿变的很缓慢，特别是下降沿有拖尾现象，这会对邻近的符号造成干扰，即我们常说的ISI（码间干扰）。

ISI的本质是通道对高频分量的衰减远大于低频分量的衰减。如果从传输线的等效LC模型来看，就是电容和电感负载对信号的影响。电容和电感都有一个充放电的时间，因此会使得上身沿和下降沿变缓。

8英寸长的差分线损耗曲线

10英寸长的差分线对时域脉冲信号的电压响应曲线

如果进一步研究，我们再回到频域，如下图所示。输入电压的频谱分量和输出电压的频谱分量有很大区别。在10GHz以内，两者的频谱分量幅度差别不是很大，大约在5dB以内，但是随着频率的提高，输出信号的频谱分量幅度和输入信号之间的差距越来越大，在图中的4个mark点分别是11dB---16dB-----20dB-----23dB。

也就是说，通道对高频分量的衰减远大于低频分量，而且随着频率的提高，这种差距是越来越大，这是造成ISI的根源。

输出电压与输入电压的频谱图

三、通道对眼图的影响

高速信号都是以眼图来评估其质量，那么试想一下，如果一个25Gbps的信号经过这段长走线，其眼图会是什么样呢？这可以通过在ADS中搭建一个简单的通道仿真来看，如下图所示。TX是信号源，速率是25Gbps，中间经过一段8英寸长的差分线传输线，到达接收端RX元件，通过眼图探针测量收端的眼图。

通道仿真原理图

启动运行按钮，仿真结果如下图所示，我们看到收端的眼图已经完全闭合，带来了非常严重的信号完整性问题，如果收端不做任何处理，那么接收端收到的信号将全是误码。

CTLE关闭

而当把收端的CTLE功能打开时，神奇的一幕出现了，如下图所示，原本闭合的眼图张开了，眼高达到了402mV。是不是很兴奋？兴奋的是不是想了解CTLE是个什么东西。

CTLE 开启

四、什么是CTLE

（复制以下链接到浏览器打开，阅读完整全文）

https://www.fangzhenxiu.com/post/102693/?inviteCode=z3cyn52KaDHYS

免责声明：本文系网络转载或改编，未找到原创作者，版权归原作者所有。如涉及版权，请联系删