Cadence Allegro PCB设计规范

一 、布局

• 元件在二维、三维空间上不能产生冲突。
• 先放置与结构关系密切的元件，如接插件、开关、电源插座等。对于按键，连接器等与结构相关的元器件放置好后应锁定，以免在无意之中移动。
• 如果有相同结构电路部分，尽可能采用“对称式”标准布局。
• 元器件的排列要便于调试和维修，小元件周围尽量不放置大元件、需调试的元、器件周围要有足够的空间。
• 按照“先大后小，先难后易”的布置原则，重要的单元电路、核心元器件应当优先布局。
• 布局应尽量满足以下要求:总的连线尽可能短，关键信号线最短;高电压、大电流信号与小电流，低电压的弱信号完全分开;模拟信号与数字信号分开;高频信号与低频信号分开;高频元器件的间隔要充分:
• 发热元件要一般应均匀分布(如果有散热片还需考虑其所占的位置)，且置于下风位置以利于单板和整机的散热，电解电容离发热元件最少400mil;除温度检测元件以外的温度敏感器件应远离发热量大的元器件。
• 元器件离板边尽量不小于5mm,特殊情况下也应大于板厚。
• 如果PCB用排线连接，控制排线对应的插头插座必须成直线，不交叉、不扭曲。
• 连续的40PIN排针、排插必须隔开2mm以上。.
• 考虑信号流向，合理安排布局，使信号流向尽可能保持-一致。
• 输入、输出元件尽量远离。
• 电压的元器件应尽量放在调试时手不易触及的地方。
• 驱动芯片应靠近连接器。
• 有高频连线的元件尽可能靠近，以减少高频信号的分布参数和电磁干扰。
• 对于同一功能或模组电路，分立元件靠近芯片放置。
• 连接器根据实际情况必须尽量靠边放置。
• 开关电源尽量靠近输入电源座。
•  BGA等封装的元器件不应放于PCB板正中间等易变形区
• BGA等阵列器件不能放在底面，PLCC、QFP等器件不宜放在底层。
• 多个电感近距离放置时应相互垂直以消除互感。
• 元件的放置尽量做到模块化并连线最短。
• 在保证电气性能的前提下，尽量按照均匀分布、重心平衡、版面美观的标准优化布局。
• 按电路模块进行布局，实现同一功能的相关电路称为一个模块，电路模块中的元件应采用就近集中原则，同时数字电路和模拟电路分开;
• 定位孔、标准孔等非安装孔周围1. 27mm内不得贴装元、器件，螺钉等安装孔周围3.5mm (对于M2.5)、4mm (对于M3)内不得贴装元器件;
• 卧装电阻、电感(插件)、电解电容等元件的下方避免布过孔，以免波峰焊后过孔与元件壳体短路;
• 元器件的外侧距板边的距离为5mm;
• 贴装元件 焊盘的外侧与相邻插装元件的外侧距离大于2mm;
• 金属壳体元器件和金属件(屏蔽盒等)不能与其它元器件相碰，不能紧贴印制线、焊盘，其间距应大于2mm。定位孔、紧固件安装孔、椭圆孔及板中其它方孔外侧距板边的尺寸大于3mm。
• 发热元件不能紧邻导线和热敏元件:高热器件要均衡分布，
• 电源插座要尽量布置在印制板的四周,电源插座与其相连的汇流条接线端应布置在同侧。特别应注意不要把电源插座及其它焊接连接器布置在连接器之间，以利于这些插座、连接器的焊接及电源线缆设计和扎线。电源插座及焊接连接器的布置间距应考虑方便电源插头的插拔;
• 所有IC元件单边对齐，有极性元件极性标示明确，同一 印制板上极性标示不得多于两个方向，出现两个方向时，两个方向互相垂直;
• 板面布线应疏密得当，当疏密差别太大时应以网状铜箔填充，网格大于8mil(或0. 2mm);
• 贴片焊盘上不能有通孔， 以免焊膏流失造成元件虚焊。重要信号线不准从插座脚间穿过;
• 贴片单边对齐，字符方向一致，封装方向-致;
• 有极性的器件在以同一板上的极性标示方向尽量保持一致。

二、层定义

• PCB边框定义为机械一层，线宽5mil.
• PCB螺丝孔或元件定位孔定义到机械一-层，为非金属化孔。
• 其它电气层按标准层来设置。

三、布线

• 载流量与线宽20MiL过1A
• 关键信号线优先布线: 电源、摸拟小信号、高速信号、时钟信号和同步信号等关键信号优先。
• 密度优先布线:从连接关系最复杂的器件着手布线:从连线最密集的区域开始布线。
• 布线离板边应不小于3mm, -是为了防止加工PCB时损伤走线，二是为了防静电。
• 双层板线宽线距最小7mil， 多层板可最小至4mil, BGA器件下方根据情况可最小到3.5mil。
• 不论板的大小及层数,在条件允许的情况下,应保证线距不小5mi l、线与过孔间距不小于6mil来提高良品率。
• 尽量减少印制导线的不连续性，例如线宽不要突变,以免阻抗变化不可控。
• 安全间距根据PCB的元件密度及线宽而定，-般可设为10mil, 对于双层板最小7mil,多层板最小4mil.
• 交流220V电源部分的火线与中线在铜箔安全距离不小于3.0mm,交流220V线中任- - PCB线或可触及点距离低压零件及壳体之间距应大于6mm并加上明显的警告标示;如果电压再高,为避免爬电，应在高低压之间开槽隔离。
• 走线应避免锐角、直角，采用45°走线。
• 相邻层的走线应相互垂 直。
• 信号走线尽可能短。
• 时钟信号引线最容易产生电磁辐射干扰,走线时应尽量短并与地线回路靠近。
  免责声明：本文系网络转载或改编，未找到原创作者，版权归原作者所有。如涉及版权，请联系删