Allegro 使用疑难解答手册

1、问：我在产生NC TAPE 文件时提示error，但并没有生成NCTAPE.LOG 可供查找错误原因，望高手帮助！
答：NCTAPE.LOG 的内容其实也就是执行File/Viewlog 命令弹出的文本中的内容。您可以通过这个来查看，您不能产生log 文件的原因可能是软件的关于TEXT 的路径设置有问题。您可以去SETUP/USER PERFERENCE 中的CONFIG_PATH 进行查看

2、问：问一个入门的问题：从Capture 导入的网表是不是要在Capture 里把封装定义好？OrCAD 里的封装如何查看？
答：一般在Capture 中需要定义属性（在原理图编辑器中选择物件查看他的属性）中选择Cadence-Allegro/SPECCTRAQuest/APD，然后查看PCB Footprint 属性，这个属性一般是用来和Allegro 中的封装做对应的，也就是这里填入的就是Allegro 封装（请注意这里的封装是指的在Layout时候用到的封装）的名称，导出网络表的时候软件会做自动的抓取到生成的网络表中， 这样在Allegro 中导入网络表的时候Allegro 才知道是抓取哪个元件，封装有两种：一种是在原理图中用的，一种是在Layout（Allegro）时候用的，我不知道您是希望在ORCAD 中查看哪个封装，如果是后者的话在Capture 中无法看到，但是如果您建立了Capture CIS 的Database 的话就可以看到了。

3、问：Allegro 中的封装和OrCAD 里的是否一致？
答：对不起，我想问问您所指的ORCAD 的封装是指原理图的封装还是指ORCAD LAYOUT 软件的封装呢，如果您是指的原理图中的封装的话那是两个完全不同的概念，一个是用在原理图中，我们叫他元件的SYMBOL，另一个呢是在进行Layout 的时候需要用到的。Capture 中要做的就是通过PCB Footprint 属性进行原理图中的元件的SYMBOL 和Allegro 的封装进行对应，这样才能顺利的把网络表导入Allegro 中。如果您所指的ORCAD LAYOUT 中的封装的话，他和Allegro 中的封装是不同的，他们是两种不同的Layout 软件。

4、问：在输出DXF 时，Message Window 已经出现Translation complete…但在View Log 里却说
ERROR: Invalid program arguments.
Terminating program.
请问这是什么原因造成的呢？在增加DXF Layer 时是否可以任意加入Subclass？
答：您的问题是由于有非法的参数设置引起的，具体到哪个参数可能需要看看您的参数设置之后才能知道，您可以把您设置的参数的对话框的图片发给我看看么，或许能帮到您在增加DXF Layer 时是不能任意加入Subclass 的，您可以先在Allegro 中打开需要导出到DXF文件中的SUBCLASS，然后在启动File/EXPORT/DXF 命令进行DXF 的导出。

5、问：请问allegro 可以读哪一些netlist 的格式？allegro 可以读protel 的netlist 的格式吗？
答：十分抱歉，在Ａllegro 中他只能读取他自己特定的网络表的格式，其他的格式网络表是没有办法读取的

6、问：请问在ALLEGRO 中不能像POWER PCB 中那样直接给PARTS 连NET 线吗?一定要转NETLIST 才能实现吗?
答：在Allegro 当中是可以实现手动进行ECO 的，但是Cadence 的软件的一个很重要的原则是希望您的原理图和PCB 保持一致，所以最好是通过在Capture 中修改了连接关系，产生网络表，再一次的在Allegro 中导入实现.这样才能保证原理图和PCB 的一致。

7、问：在用Allegro 导入DXF 文件时感觉兼容性不是很好，要么不能导入要么导入后丢失一些图件，但我用PCAD、POWERPCB、PROTEL 都可以正常的导入，不知Allegro 在这方面是怎么回事，如果打了补丁不知对这方面是否有所改善，还是有什么其它解决办法。
答：在DXF 的导入方面Allegro 是有他的独特之处，您使用的是15.2 的版本，这个版本在DXF的方面又增加了些内容，比如您在AUTOCAD 中的SYMBOL 可以直接导入Allegro 当中等等，只是可能不是太稳定，所以非常有必要去下载Allegro 的ISR(版本更新包)。您目前的问题我建议您可以知会您的机构部门在AUTOCAD 中去把所有的东西都打散，应该导入Allegro 是没有问题的。

8、问：在Allegro15.2 中用Sub-Drawing 导出文件时(在Options 勾选了三个选项,在Find 里勾选了所有的Object),但是在用Import Sub-Drawing 后贴进设计里面的PCB 只有零件、文字等，没有了所有的NET，请问这是什么原因，要怎样才能把网络也带走？
答：Sub-Drawing 只是简单的拷贝和粘贴的作用，不涉及到网络的连接关系，所以即使你导出Sub-Drawing 的时候勾选了NET 也没有用，如果你想拷贝走线，你要勾选的只是CLINE，VIA，就OK 了．

9、问：我有ORCAD 9.2 做的原理图文件 ,没有原理图零件库,在ALLEGRO 15.2 里用CAPTURE CIS 直接导(第二种方法不是OTHER 处)网络表老是提示一些封装方面的错误.有什么办法?
答：新转法比较注重在原理图里的编辑，特别是元件部分，新转法的主要注意事项也就是元件的封装，同一个封装内，不允许有重复的PIN NUMBER，如果PIN 的类型不是POWER，那么他们的PIN NAME 也不允许重复，之前的EE用老版本的Capture 一般都会有偷懒的习惯，所以才会有这些麻烦，所以你只有修正这些错误才能正确的使用新转法导入

10、问：我在做smt 长方形pad 的时候发现只有填写宽度，高度，那长度怎麽没有填写了，是不是这里的高度就代表了pad 的长度了。
答：没错，因为PAD 是二维的没有高度的概念。长方形的PAD 只有长X 宽，就可以表示了。

11、问：用ALLEGRO15.2 一段时间了，也遇到不少的问题，其中比较多的就是Shape 的问题，经常画好整个Shape 的外框后但不自动填充，就在Boundary Top 层有个刚画的OUTLINE，有时弄几下又可以敷满，但是只要一修改马上又变没了，同时在Drawing Option 的Out of date shapes 项也看到有指示，请问这究竟是什么问题啊？这些铜为何这么容易Out of date shape？
答：就目前来说我们也有些客户遇到了类似的问题，一般产生的原因是由于Allegro15.2 版本本身的BUG，所以，您需要更新一下Allegro15.2 的版本

12、问：能不能在下个版本里面，在pin 上能显示出网络名，像protel 里都能显示出来。那样子很方便画线。
答：allegro 中在走线模式下，当您选中PIN 去走线进，右侧的option 栏会及时提示该NET 的名称。 同时您也可以用查询模式去查NET 或PIN。

13、问：我的板子上有200 组差分线，每组间距要求大于40mil，如何有效更快的设置规则？
答：您可以用allegro constraint manager 的Group 功能实现快速设置。

14、问：在allegro package 即是元件封装编辑里做修改元件封装上的PAD 不能一次全部改，只能一次改一个。在.brd 里又可以改，是不是哪里没设好的问题呢？
答：用Tools/padstack 中去一次性或选择LIST 去更改的。

15、问：怎样才能打开Allegro 中的封装库?
答：allegro 的封装是由很多部份组成的,要打开FOOTPRINT 请用allegro 中的FILE/OPNE 然后选取TYPE 为DRA 即可

16、问：在CCONSOLE WINDOW 中输入X 100 100 总是提示下面的内容,应如何输入呢 ?
Command > X 100 100
E- Command not found: X 100 100
答：应输入小写的x,然后回车,出现一个对话框,再输入,就可以了.

17、问：现在Powerpcb 转进Allegro 的文件里，那怕用自己做好的有正常Flash 焊盘的零件，在内层也只能显示一个十字，不能显示正常的花孔，但出Gerber 后用CAM350 看又是正常的热焊盘，请问是什么原因，在哪里可以设置或修改？
答：PADS 转到到allegro 后要对PAD 作些修改。如SOLDMASK，PASTE MAST 等等相对应的PADSTACK 应该重新处理一次再update 一次

18、问：请问关于添加PCB layout type 能否具体解释一下
Layer Type：
Crossover
Bonding Wire
Microwire
Multiwire
Optical Wave Guide
Thermal Glue Coating
答：关于allegro 这些设置请参考D:CadenceSPB_15.2sharepcb extmaterials.dat 档，用文本编辑器查看即可。

19、问：我想请问一下光学定位孔的制作方式。
答：光学定位孔的制作很简单，和建立PAD 及symbol 相同，只是每家的大小要求不同，要注意光学孔上下层及周边不允许走线和Placement （可以Route keepout)和SOLDMAST 要开就OK 了。

20、问：什么我在旧板上做了import netlist 和update symbol 后就会有零件的定位孔（机构孔）掉了，能有什么方法发现它吗？我的symbol 和pad 的库是新建的，可能有少pad.我想知道除了目测外，allegro 能提示吗，因为我原来旧板有这些孔的．
答：allegro 在做import netlist 或Update sym,bol 后会有LOG 文件供参考。可以直接RUN 完指令后在FILE/VIEW LOG 看到，或直接打开相对应试的LOG 文件。

20、问：Allegro 14.2 和15.2 如何共存？我两个版本都装了，想在不同的时候使用，但现在只有14.2 版本可以用，打开15.2 版本的时候,就提示我说找不到cdsdoc_sh.dll.，我听说修改一个文件可以达到这个目的，请指教?
答：产品可以安装在不同的盘中，但是只用一个LICENSE MANAGER 文件包，注意的是在使用不同的版本的时候在WIN2000 中的操作是右键我的电脑选择属性，选择高级Tab，选择环境变量，修改系统变量中的CDSROOT，如果是要使用14.2 的版本则设置为：C：/CADENCE/PSD14.2（我的两个版本都安装在C 盘CANDENCE 下面），如果是要使用15.1 则修改成C：/CADENCE/PSD_15.1 即可。

什么是花焊盘(thermal relief):
花焊盘，也叫散热焊盘，Thermal Pad，是多层板内层通过过孔同其他层连接的方式，有时焊盘同铜皮的连接也使用。采用花形，是因为金属化中工艺的要求。在allegro 里又叫Flash Pad，是指过孔或元件引脚与铜箔的一种连接方式。
其目的有几个，一是为了避免由于元件引脚与大面积铜箔直接相连，而使焊接过程元件焊盘散热太快，导致焊接不良或SMD 元件两侧散热不均而翘起。
二是因为电器设备工作过程中，由于热涨冷缩导致内层的铜箔伸缩作用，加载在孔壁，会使孔内铜箔连接连接强度降低，使用散热焊盘即可减少这种作用对孔内铜箔连接强度的影响。

Symbol 分類：
1. Pack symbol：元件的封裝符號 *.psm
2. Mechanical symbol：由板外框及螺絲孔所組成的機構符號 *.bsm
3. Format symbol：由圖框和說明所組成的元件符號 *.osm
4. Shape symbol：供建立特殊形狀的焊盤用 *.ssm
5. Flash symbol：焊盤連接銅皮導通符號 *.fsm

Symbol 所需層面：
Package Geometry – Silkscreen_top(零件外框層，此層面不可壓PAD)
Package Geometry –Slodermask_top（防焊層）
Package Geometry – Dimension（標注尺寸）
Package Geometry – Footprint（封裝名稱）
Package Geometry – Pad（PAD 名稱）
Package Geometry – Hight（高度）
Package Geometry – Place_bound_top（禁止放零件區域，需設置零件高度）
Maufacturing – No_probe_top（禁止探針探入區域）
Maufacturing – No_probe_bot(禁止加測點區域，一般用於chip 的零件，如：BGA, PGA)
Maufacturing – No_place_bot（禁止背面放零件區域，用於DIP 零件，SMD零件不需高此層面，在PAD 的外緣基礎上加3MM）
Maufacturing – Shape problems（在橢圓PAD 上用箭頭標注出橢圓孔的尺寸且需備注PAD 是PTH Or NPTH，如：0.75X3.2MM(PTH),
一般將數字小的放在前面）
Ref Des – Assembly_top（組裝層文字面層）
Ref Des – Silkscreen_top（絲印層文字面層）
Comonent Value – silkscreen_top（Value）
Component Value – Assembly_top（零件組裝層）
Via Keepout – top（禁止打VIA 區域，用於SMD PAD,在PAD 的基礎上單邊加3MIL,對SMD 零件VIA Keepout 應加在TOP（BGA 裡要孫PAD 稍大），DIP 則加在VIA Keepout all）
Device Type – Silkscreen_top（封裝名稱）
Route –Keepout_top(禁止走線區域)

免责声明：本文系网络转载或改编，未找到原创作者，版权归原作者所有。如涉及版权，请联系删