Cadence信号完整性仿真（一）：步骤4详解

出自《基于Cadence的信号完整性仿真步骤.pdf》

SI Audit 功能允许确认一个特殊的网络或一群网络是否能够被提取来分析。

（1）单击“ SI   Audit”，弹出“Net Audit”窗口，如图2-18 所示：

图 2-18 Net Audit 对话框

（2）在“Net filter”栏中输入要“A15”→按下“Tab”（如图2-19 所示）→单击“Audit selected net”，弹出“SigNoise Setup Report”窗口，如图2-20 所示：

图 2-19 Net Audit 对话框

图 2-20 SigNoise Setup Report 窗口

  这个报告显示了选择的网络的名称等信息。分配缓冲模型列表报告哪一个I0 模型已经分配给驱动端和接收端。元件列表报告与这个网络有关的元件的CLASS 属性和分配给每个元件的信号模型的名称。注意：在报告中有个错误信息，即U45 的G15 管脚没有缓冲模型。在提取拓扑结构时，会有提示信息出现。
 
2.8 完成参数设置
 

  在“Database Setup Advisor-SI Audit”窗口中单击“Finish”，完成设置。然后在PCB SI 610 中选择“File”→“Save”，保存所做的设置。
 

3.进行信号完整性仿真（反射）

3.1 开始仿真

   在PCB SI 610 中选择“Analyze”→“SI/EMI Sim”→“Probe”或直接单击快捷键（如图3-1 所示）出现”Signal Analysis”窗口，如图3-2 所示：

图 3-1 Signal Analysis 快捷键

图 3-2 Signal Analysis 窗口

3.2 选择所要仿真的网络

   有三种方法来选择要仿真的网络：可以直接在Net 栏中输入要仿真的网络名后按“Tab”键；直接用光标单击要仿真的网络；首先在PCB SI 610 中，选择“Logic”→“Create List of Nets”创建要仿真的网络列表文件，然后在“Signal Analysis”窗口中点击“List of Nets”导入网络表文件，然后选择要仿真的网络即可，如图3-3 所示：

图 3-3 “Signal Analysis”窗口

3.3 提取网络的拓扑结构
单击“View Topology”，出现提示对话框（因为U45 的G15 管脚没有缓冲模型），单击“否”，如图3-4 所示，软件会分配其默认的缓冲模型。

图 3-4 提取拓扑结构时，如果网络中有没有分配模型的IC 时，出现提示对话框提取的拓扑结构如图3-5 所示：

图 3-5 A15 网络的拓扑结构

注意：窗口的下半部分有四个选项
Parameters：参数设置如可以改变传输线的线宽，长度；端接电阻的大小等等
Measurements：选择仿真的类型，如反射、串扰及EMI 等，如图3-6 所示：
Results：仿真的结果
Command：命令行，可直接输入命令进行相应的操作

图 3-6 选择仿真的类型

3.4 给驱动端U8 添加激励信号
在SigXplorer 610 中，单击U8 下面的“TRISTATE”，如图3-7 所示，出现“IO Cell Stimulate Edit”窗口，选择所用的激励类型如Pulse，如图3-8 所示：

图 3-7 给U8 加载激励信号

图 3-8 选择激励信号的种类

设置完成后，单击“ Apply  ”→“OK”退出。

   3.5 设置激励信号的参数

   在SigXplorer 610 中选择“Analyze”→“Preferences”→“Pulse Stimulus”，如图3-9所示：在“Measurement Cycle”栏中输入所用激励信号的周期数如3，在“Switching Frequency”栏中输入所用信号的频率如50MHz

图 3-9 设置激励信号的参数图 3-9 设置激励信号的参数

设置完成后，单击“OK”，出现提示对话框如图3-10 所示，单击“是”。

图 3-10

3.6 执行反射仿真
在SigXplorer 610 中选择“Analyze”→“Simulate”或单击快捷键（如图3-11 所示）开始仿真：

图 3-11 执行仿真的快捷键

3.7 仿真结果
仿真所得的波形如图3-12 所示：

图 3-12 仿真得到的波形

完结。

免责声明：本文系网络转载或改编，未找到原创作者，版权归原作者所有。如涉及版权，请联系删