Cadence网表算法解析

推丸菌在公司听取小弟汇报时，那厮说网表有问题，OrCAD原理图导出，Allegro PCB导入，结果有个节点连不上，但是在原理图上是同样的网络名。有妖气啊！

   看了他的原理图，我觉得很生气——太不 规范 了，难怪会出现错误。但是为了多种兼容，也不得不做各种妥协~想到这里我也不生气了。原版原理图就不贴出来了，推丸菌在这里模拟一下。哦，对了，以下所有案例均基于Cadence 17.2版本。



   那么猫腻出来了，第一页的VCC_3V3全部被命名成了off-page形式的NIHAO，于是第一页的VCC_3V3就不能跟第二页的VCC_3V3相连了，这就是问题所在，这个还真需要探讨一下Cadence的网表算法。其实这个算法不难，推丸菌举个栗子。


   在同一节点我们接入了5个网络符号(或NET)，生成网表后，Cadence自动选择了PORT，这就说明了PORT优先级最高，多尝试几次，我们就可以破解Cadence的网表算法了。各种网络 类  型的优先级见下表。


   解决了优先级问题，还需要分析不同页（多页原理图）的算法问题。Cadence的不同页的算法很简单，只需要两步：

   ① 按上表优先级，处理当前页的网络 数据 ，整理出对外接口（相对其他页接口）；

   ② 将不同页的对外接口进
免责声明：本文系网络转载或改编，未找到原创作者，版权归原作者所有。如涉及版权，请联系删