三星GAA技术突破：3nm芯片功耗降低性能提升

【锚思科技讯】今天，三星宣布已经开始使用3nm工艺节点来制造GAA环栅晶体管架构芯片。与5nm工艺相比，3nm工艺可收缩16%的面积，降低45%的功耗，提升23%的性能。

三星首次采用GAA技术，突破了FinFET的性能限制，通过降低电源电压水平提高了电源效率，同时通过提高驱动电流能力提高了性能。

三星正在启动纳米片晶体管与半导体芯片的首次应用，以实现高性能、低功耗的计算应用，并计划扩展到移动处理器。

“随着我们在将新一代技术应用于制造业方面继续展现出领先地位，例如铸造业的第一个高K金属栅极、FinFET以及EUV，三星发展迅速。我们寻求通过MBCFET的全球首个3nm工艺继续保持这一领先地位,” 三星电子总裁兼铸造业务负责人蔡思扬博士表示。“我们将在竞争性技术开发中继续积极创新，并建立有助于加速实现技术成熟的流程。”

三星的专有技术利用具有更宽通道的纳米片，与使用具有更窄通道的纳米线的GAA技术相比，具有更高的性能和更高的能效。利用3nm GAA技术，三星将能够调整纳米片的沟道宽度，以优化功耗和性能，满足各种客户需求。

此外，GAA的设计灵活性对设计技术协同优化（DTCO）非常有利，这有助于提高功率、性能、面积（PPA）效益。与5nm工艺相比，第一代3nm工艺可将功耗降低45%，性能提高23%，面积减少16%，而第二代3nm工艺可将功耗降低50%，性能提高30%，面积减少35%。

随着技术节点越来越小，芯片性能需求越来越大，IC设计师面临着处理大量数据以验证具有更多功能和更紧密扩展的复杂产品的挑战。为了满足这些需求，三星努力提供更稳定的设计环境，以帮助减少设计、验证和签核过程所需的时间，同时提高产品的可靠性。

自2021第三季度以来，三星电子通过与三星高级铸造生态系统（SAFE）的广泛准备，一直在提供经验证的设计基础设施) 合作伙伴包括Ansys、Cadence、Siemens和Synopsys，以帮助客户在更短的时间内完善其产品。