学Cadence总卡壳？这套手记救了我

2026年了，IC设计入行还是绕不开Cadence。我从连UNIX都不会进的小白，一路摸索到能跑通LVS验证，中间踩过的坑能写一本书。这9篇手记是我真实踩坑后总结的，不讲大道理，只说实操步骤，每个都是能直接照着做的。

Cadence建库和原理图：先把这两步搞定

进Cadence第一件事不是画图，是建库。UNIX终端里右键点tools→terminal，输icfb回车，Cadence就启动了。记得加&，不然关掉终端Cadence也跟着关，我第一次就栽在这。

库建好后，CIW里点file→new→library，新建cellview时选schematic就能画原理图了。快捷键这东西不记不行：i加元件、p加引脚、w连线、f全图显示、q看属性、u撤销、U重做，c复制m移动，按F3还能设复制行数和旋转镜像。画完按X检查并存盘，别偷懒。

原理图画完可以封装成symbol，以后直接调用自己的元件。点design→creat cellview→from cellview，一步搞定。

Cadence版图绘制：快捷键比菜单快10倍

建版图要选layout，工艺文件选compile a new tech file或attach到已有库。这步选错了后面全白干。

常用快捷键背下来：r画矩形、k标尺寸、m移动、c复制、s伸拉、shift+m合并图形、shift+c切图形、q看属性。画一个最简单的MOS管，选oxide层画有源区，poly层画栅，metal1画金属线，cont层打接触孔，4步就成了。

层次管理在LSW窗口用AV/NV/AS/NS切换，不用的层直接屏蔽，画面清爽很多。还有个坑：打label的时候一定要把原点包进金属条里，不然后期DRC认不出来，我吃过这个亏。

HSPICE仿真：网表编辑错一个字符就白跑

原理图画完check and save后，CIW里file→stream out→CDL导出网表。编辑网表时把GLOBAL VDD GND前的星号去掉，main circuit里的subckt前加星号注释掉，末尾的end cellname删掉但别整行删——我同事就是整行删了，结果跑仿真提示"input file has no data"，查了一天才找到原因。

激励这样写：

v0 VDD GND 6
v1 IN1 0 pulse(0 5 5u 1n 1n 5u 10u)
.op
.tran 1u 300u
.end

终端里输hspice netlist跑仿真，完了用awaves看波形。改横坐标在result browser里选变量点Apply就行，层次化电路想看某个cell的波形，网表里写blockname.cellname，比如print dc i(XI.mp24)。

DRC和LVS验证：Cadence实战最容易翻车的环节

DRC验证先导GDS文件，改DRC文件里的INDISK、OUTDISK、PRIMARY路径，终端下跑PDRACULA生成jxrun.com执行验证。

LVS对比要把GDS、网表、LVS文件放同一目录，用LOGLVS编译网表，再跑PDRACULA执行jxrun.com。几百个UNMATCH的时候别慌，从不匹配的net开始查。LVS setup后把netname写进第二栏点fit，高亮的就是问题点。

我2025年做一个项目，LVS报了300多个UNMATCH，查了3天才发现：metal3有部分重叠导致几个PAD连成一片，断开重叠后又发现多打了几个via把电源和地打通了，除掉via后两个功率管漏极接一起了。一个一个排查，急不得。

LABEL一定要把原点包进金属条里。PAD之间不能短接，metal重叠和多余via都会让LVS报错。

DRACULA Command File：写验证脚本像套八股文

Command file分三块：description block设输入输出和运行模式，input layer block定义用到的层，operation block写检查规则。

比如检查metal1间距不小于0.6u：

ext[h] mt1 lt 0.6 out drc01 40

就是metal1延伸到metal1小于0.6的地方报错，输出drc01，layer 40。

写规则的思路：先定义层，再细化派生层，组合成gate、pmos、nmos等组件，最后给check rule。书上建议LVSCHK选项跑两遍，一遍带E一遍带E`，两次报告里同时出现的才是真错误。

LSW窗口操作：鼠标+Shift组合键太好用了

中键点某层让它不可见，shift+中键只显示点的那一层。右键点某层让它不可选，shift+右键只可选点的那一层。再点一次就恢复。画复杂版图时用这招管理层次，比进菜单翻半天快多了。

9篇手记覆盖了Cadence从建库、画图、仿真到验证的完整流程。不用全背，遇到问题翻出来对照着做就行。有具体报错的话把错误信息贴出来，帮你定位是哪一步出了问题。

武汉格发信息技术有限公司，格发许可优化管理系统可以帮你评估贵公司软件许可的真实需求，再低成本合规性管理软件许可,帮助贵司提高软件投资回报率，为软件采购、使用提供科学决策依据。支持的软件有: CAD,CAE,PDM,PLM,Catia,Ugnx, AutoCAD, Pro/E, Solidworks 等。