概述 层次式电路设计（Hierarchical Design）：通常是在设计比较复杂的电路和系统时采用的一种自上而下的电路设计方法，即首先在一张图纸上设计电路总体框图，然后再在另外层次图纸上设计每个框

0、写在前面的话，不同公司有不同公司的 规范 ，以下部分内容仅供参考，相关操作内容持续增加中…… 1、OrCAD的原理图检查步骤： 检查使用的所有器件是否是库里面的器件； 跨页符检查； 电气DRC检查

原理图：i放大 o缩小 ctrl+mouse 放大缩小 ctrl+pageup ctrl+pagedown 左右移动 ctrl+n 下一PART ctrl+b 上一PART view->package

1、在做电路仿真时，特别是瞬态仿真，会生成大量的数据文件，如果用户忘记删除这些仿真文件，会影响Linux系统的工作性能。在做多个变量扫描仿真时，会经常遇到仿到一大半，电脑卡住了，这时需要结束Caden

安装软件：吴川斌 仿真过程： 1.打开capture CIS ,进一步OrCAD Capture 2. file-new-project,在设计资源中找到设计空白面板 3. place放置器件 4.

制作焊盘 单位为mil时， 精度 为2位小数点；单位为mm时，精度为4位小数点。 Solder mask比Regular Pad大6mil即0.1524mm，但对于BGA和密间距的IC器件,阻焊比Re

我是 雪天鱼，一名FPGA爱好者，研究方向是FPGA架构探索。 关注公众号【集成电路设计教程】，拉你进“IC设计交流群”。 文章目录 依赖 一、InstallScape安装 二、Innovus安装 三

报错的问题 报错如下图所示 Error: Syntax Error in file “/Disk_simulation/wujunyu/LVS_sim/PGA_24dB.src.net” at lin

1． 怎样建立自己的元件库？ 建立了一个新的project后，画原理图的第一步就是先建立自己所需要的库，所采用的工具就是part developer. 首先在建立一个存放元件库的目录（如mylib），

  🏡《总目录》   🏡《宝典目录》   🏡《上级目录》 目录 1，概述 2，展开方法 3，总结 B站关注“硬小二”浏览更多演示视频 1，概述     典型的层次化 设计 是指顶层模块中，调用1

目录 前言 一、批量修改Title Block的信息 二、批量修改Title Block模板 结束语 前言 作为一份规范的原理图文件，必须要有Title Block，一般是在右下角的原理图信息，包括标

目录 一.文件共享的方案 二.服务器安装SSHFS 三.Windows下实现挂载 首先说下使用CIS库的好处，刚开始使用CIS库的时候觉得很繁琐，也很麻烦，还要配置好多参数，还要补全器件的一些信息，这

仿真器启动 schematic视图左上角 launch 启动各种仿真器，ADE L界面左上角Launch 启动ADL XL 和ADE GXL。通过ADE L启动的ADEXL 会继承ADE L的各种设置

一、准备工作 首先查看芯片手册中的封装尺寸图，确定封装焊盘坐标位置，以便我们绘制封装。下面以STM32F411芯片的UFQFPN48型封装为例： 引脚 大小：0.3x1.2mm；左下角第一个引脚坐标为

orCAD原理图快捷键： shift+鼠标滑轮 原理图左右移动 ctrl+鼠标滑轮 原理图上下移动 pageup /pagedown 原理图上下移动 ctrl+pgup/ctrl+pagedown 原

★封装绑定：也可以直接全选ctrl+A----右击选择Edit Properties，选择 Part ，找到PCB Footprint直接修改全部器件封装 ★更新原理图 如果你对器件原理图做了修改，需

在 学习 于博士的视频课程时，由于博士使用的是15.5版本，与16.6的版本有出入，结合网络上的资料，整理出16.6版本的区域规则设置方法。 1.设置约束管理器 使用PCB Editor 打开 PCB工程文件 ，setup-constrai

博主的记录，便于日后忘记可以回顾，QAQ。 对于初学者来讲用allegro绘制封装是一件繁琐的事情，楼楼现在整理了一种方法，只需要搬运一下就成了自己的封装，如题: 这种方法相当于只需要 Ctrl+C +Ctrl+V 几次就可以得到自己想要的

安世亚太官方订阅号（搜索：peraglobal）将为您提供CAE仿真、工业先进设计与增材制造领域最新的行业资讯、专业的课程培训、权威的技术资料、丰富的案例分析 在HFSS中创建完全可求解的3D模型是一个费时费力的过程，其中涉及了大量手动步骤

一、目录规划 一般不建议用root用户安装EDA工具，可以按以下规划建立好相关目录。并将目录的拥有者改为EDA工具专用的账号（例如lmanager）： sudo mkdir /install_disk /software sudo cho

集微网消息，11月4日，中国内燃机工业协会 小汽油机分会2022年年会在重庆召开，会议围绕中国小汽油机行业现状及发展趋势、国内外政策形势及展望、标准化工作、自主品牌建设、数字化转型 、行业共性热点问题等展开互动交流和专题研讨，本次年会专门设

不知道大家跑仿真的时候，会不会遇到需要动态调整设置的情况？ 比如一个bandgap的startup，一开始需要仿真精度比较高，之后电路基本上稳定之后，各个工作点基本上不变，可以降低仿真精度。 又比如我想测试一个电路的温度稳定性能，假设这个芯

介绍 尽管计算机处理能力不断发展，但提高数值模拟的效率仍然至关重要。在 CFD 模拟中，影响解决方案质量的关键因素是网格划分。不能解决流动变量局部变化的网格间距会引入离散化误差。另一方面，如果网格过度细化，计算时间和工作量会不必要地增加。网

2022 年 10 月 19 - 22 日，第五届中国国际透平机械学术会议（CITC）在昆明古滇名城皇冠假日酒店隆重召开。 本次 CITC 会议的主题之一，是在能源转型、各类新能源应用崛起的新形势下，探讨透平机械产业所面临的新机遇、新挑战。

　　在我们遇到引脚数量特别多的芯片时，此前用的创建元件的方法会显得特别的麻烦，且费时费力，也会容易出现错误，这时我们可以通过Capture导入Excel表格的方式来创建元件。 　　第一步，右击.olb文件，点选New Part From S

Allegro布局时可以选择打开或者关闭对齐提示的辅助线，有辅助线可以帮助我们快速对齐器件。 但是很多新手在开始学习的时候，不知道如何打开这个辅助线，下面说一下打开方法。 选择移动命令，然后右键，在弹出的界面中点击Options，如下图 然

工程目录 步骤1 首先要保证 Design Cache 中新建的LIB的路径添加正确。然后，在+这里下拉菜单中选择要更新的元件封装，右键，Replace Cache即可。 步骤2 完成上诉动作后，我们新建的元件或者新修改的元件，已完成更新！之后在Part添加新的LIB，打关键字搜索元件，后双击拖进原理图即可！ 最终效果

前两篇专栏描述了allergo在导出有槽孔的gerber文件时，有问题。导致在嘉立创生产出来的PCB中的槽孔变成了贴片。 虽然能通过华秋DFM直接一键生成可用的gerber文件，但是我还是觉得不够完美，我没有自己动手生成正确的gerber文件。 1.问题解决 下面我列出正确的操作步骤。 步骤1--点击Manufacture-NC-NC P

PCB绘制过程中经常遇到需要添加测试点问题，在原理图上面作为元件添加，然后在PCB中元件放置固然可以，但是操作步骤过于繁琐，不利于后期直接修改PCB。这里总结了直接在PCB上面添加测试点的方法，步骤如下： 第一步，绘制测试点焊盘，allegro测试点焊盘必须是插件焊盘。 这里使用diameter为10mil，顶层使用20mil，底层使用50mil,开窗层需要根据你自己的习惯设置...

在用allegro软件对pcb进去布局时，有许多结构相同的模块，如果总是一直单个布局布线，就会降低速度，如果用可以掌握模块复用的方法，则可以大大提高设计的速度。 第一步，在PCB设计中如果涉及两个以上相同的模块时，先点击placementedit进入布局模式。 第二步，在"find"选项中勾选"symbols"，对已布局完成的电源模块进行框选...

　　在我们遇到引脚数量特别多的芯片时，此前用的创建元件的方法会显得特别的麻烦，且费时费力，也会容易出现错误，这时我们可以通过Capture导入Excel表格的方式来创建元件。 　　第一步，右击.olb文件，点选New Part From Spreadsheet，如图1所示。 图1 表格导入选项 　　第二步，打开需要创建的元件的Datasheet...

小时候，我们喜欢制作纸船，看着它们沿着水道漂浮，在雨季，水洼就是我们的船漂浮的水盆。纸船的品牌或设计决定了它能承受多长时间或多少自然力。同样，通过将船舶模型拖入巨大的水池中，造船工程师可以识别并理解影响船舶适航、操纵和破冰能力的不同因素。 拖曳水池或实验池 传统的拖曳水池是数百米长的大型水池或游泳池形状的实验设施。这些拖曳水箱推动了船舶设计科学的发展...

要点 当连接两点的线段完全位于函数图形的下方或上方时，函数是凹函数。 有两种方法可以测试函数的凹性：使用不等式或使用 Hessian 矩阵。 函数为凹函数的必要条件是函数的 Hessian 矩阵的行列式应大于零。 Hessian矩阵可用于确定函数的凹凸性 为了使工程系统从可用的输入中提供更多的输出，优化是必要的。优化的目标是从工程系统中产生最大的产出、效率、利润和性能。 那么...

EM仿真用的比较多的是HFSS和Sonnet. 对于低频（15GHz）以下Sonnet电磁仿真还是比较准的（和TsmC标准库原件小信号分析对比得出）。以下是几个重要仿真步骤： 1.首先以图上M8，4圈八边形电感版图为例...

1.问题描述 前段时间画PCB时，在立创商城中下载并使用了有槽孔的封装，当时并不懂。还是开心的像往常一样发给嘉立创打板了。我正好过年放假回家，在家中开心的等着PCB的到来。结果快递一到，我拆开快递人都傻眼了。打出来的PCB通孔全部变成贴片了，如下图1所示。期望的效果图应该是图2所示。 图1 通孔封装变贴片封装 图2 期望的效果图 其实在PCB制作时，嘉立创的技术就和我沟通过...

首先在电热混合仿真的流程中load workspace，找到上一节直流压降保存的workspace。 2.在勾选load workspace之前，先将enable E/T co-simulation mode选上（点击一下就行）。 进来之后是这样： 3.这一节主要做这些流程： setup temperature默认是25摄氏度...

原理图绘制大致流程 1、进入原理图设计工作平台OrCAD Capture CIS。 2、创建新的工程。菜单栏new}file}project，填写工程名字如bilibli_35748995，选择中间的向导，修改放置路径。点击OK后问是否要仿真工具，当然不用。在下一步的导入需要的库，选择分立式元件的库Discrete.olb。 3、放置元件。通过侧边工具栏Place Part放置个电阻元件...

版图前准备操作 画好原理图，打好pin脚（pin最好以全大写的形式书写，以防后续操作中可能出现Bug） 查看所使用工艺库的design rule文件，确定栅格单位设置大小 在准备绘制的原理图界面启动layout XL/GXL 在layout界面按e...

Cadence® AWR Design Environment®软件提供从前到后单片微波集成电路(MMIC)设计流程，具有创新的用户界面以及设计输入、仿真和物理设计工具的完全集成，可提高工程生产力并确保一次性成功

如何解放工程师的双手， 把更多的精力投入到结果分析和创新性能设计上，答案就在 Cadence Fidelity AutoMesh。 什么是网格划分或网格生成？

在使用cadence系列工具orcad绘制原理图的时候，有几个符号的功能非常相近，作用类似，但是又不完全相同，细微的差别可能就会导致你在绘制复杂原理图的时候选择错误，最后做DRC检测的时候报错。

尤其在CAE领域，国外厂商通过对不同公司的收购而日渐庞大，出现了诸如Ansys、海克斯康、Altair、Cadence、西门子这样的行业巨头。从2020年至2021年一季度...

Cadence Allegro是一款电子设计自动化工具，常用于原理图绘制和电路设计，在使用Allegro画原理图时，电子工程师可能为了确保文件的准确性和稳定性，能够顺利进行后续的PCB设计和制造，需要注意这些非法字符

很多PCB工程师使用Cadence Allegro进行PCB设计时，偶尔会遇见器件被锁定而无法解锁的情况，如果不及时解决，无法编辑或更改被锁定的器件，将会给PCB设计带来困扰。那么，如何修复该问题？

在正规点的公司里，画原理图用的Title Block基本都得自己定制。你想想，公司Logo要放上去吧？名称要写清楚吧？规范一点的还得加上图纸修改记录、设计人员签名、评审人签字栏……自带的那个模板怎么可

做硬件的同学都知道，在电路板到来的初期，我们需要各种各样的测试，这个FPGA为什么不能工作啦， DSP 为什么链接不上丫之类的，需要我们根据电路图的版图来测试这些芯片的供电情况，以及电路的各个部分的电

遇到一个问题，在使用cadecnce的时候，就是没有自己的本地/分享的数据库。 在画原理图或者PCB的时候，如果能搭建一个自己的数据库，在局域网或者本地 就好了。出于这样的想法，做了一些探索，找到了一

首先说明一下环境变量文件（evn文件），环境变量文件有两个，它们分别在系统盘的根目录下的 pcbevn 目录中（比如系统在 C 盘，那么 evn 文件将在 c:\pcbevn 下）和程序安装路径下（如

生成元件清单 另一种形式，可以把相同的元器件放在一起 打印出图 设置页面边框，分栏以及图纸抬头 需要一张图纸一张图纸的设置 display即为不打印出来。都设置完成后，选中工程，右键，开始打印 or

新建工程 1、在文件新建工程建立之前最好在工程文件夹内建立以下文件夹方便对应管理项目文件 2、找到左上角File->New->Project… 3、（1）选择工程建立的目录文件夹；（2）给项目工程命名