搜索
Cadence学习笔记:ORCAD原理图绘制技巧
主控芯片绘制 绘制原理图的时候大部分原件都是系统库中自带的,不用自己画,但是主控芯片还是需要自己来绘制的 STM32FF411CEU6 在网上下载到要画芯片的手册,找到有引脚的一页 新建一个元件 放置引脚 全选引脚后选择编辑 把name和number这一列全部换成手册上的数据 由于工作量较大...
基于Cadence 617的差分电路仿真教程
前言 提示:以下是本篇文章正文内容,下面案例可供参考 1. 电路原理图 2. 仿真设计 设置PIN端Vin1,Vin2为变量 说明 Vin1的直流电压是VCM1,同理设置Vin2 怎么加入变量呢 3. 建立输出 现在定义Vo1 - Vo2 同样添加输出就在里面设计...
Cadence PCB设计实战:从原理图到成品
schematic design 有两个工具支持:Allegro Design Entry HDL (concept)和OrCad capture CIS。似乎业界多用OrCad capture CIS。 以前的项目用过concept。 如果使用concept...
Cadence PSpice基础:直流工作点分析操作
使用与案例1-1相同的设计 RC.opj。 选择PSpice – New Simulation Profile 或单击新的模拟配置 指定RC_bias为模拟配置文件的名称 单击“Create”按钮,打开“模拟设置”对话框 选择PSpice-Run,或单击Run图标 netlist创建过程在后台运行。它自动检查背景中的设计规则检查(DRC)错误。在没有任何DRC错误的成功创建netlist之后...
Cadence中运放性能参数仿真详解(一)
1、开环增益与相位裕度 电源电压 VDD=3V,VP 输入电压 1.5V,VN 输入电压 1.5V 直流并叠加 1V 交流电压,扫描频率从1Hz至 100MHz 交流小信号仿真图 tt 工艺角下仿真的运放波特图 可以看出相位裕度为 72 度,单位增益频率为 1.07MHz 2、共模抑制比(CMRR) 电源电压 VDD=3V ...
Cadence Allegro PCB创新设计流程深度解析
单位换算 1mil = 0.0254 mm 1mm = 39.3701 mil 默认情况下,我们通常使用mil单位来绘制PCB板。 1. 创建新工程,File --> New... --> [Project Directory] 显示工程路径 --> [Drawing Name] 工程名称,通过Browse...选择工程路径 --> [Drawing Type] 工程类型...
关税重压下,许可优化技术助力企业降本增效的“突围术”
某国内头部芯片设计企业2023年因EDA采购成本激增52%,被迫砍掉3个先进制程研发项目,而通过部署许可优化技术,该企业在9个月内将Synopsys、Cadence等工具的许可证利用率从31%
自动生成主流EDA软件标准封装库的工具
该软件是集封装生成与管理一体化的软件,管理你众多的封装,不需要再花大量时间去找封装甚至花钱买封装了;同时该软件图示化界面很强,便于检查封装尺寸;生成封装方便,生成Altium、Cadence、PADS等主流软件的封装短短几秒钟就
CFD玻璃熔炉仿真:CelSian点状网格技术引领玻璃行业创新
CelSian 使用 Cadence® Fidelity™ Pointwise® 作为网格生成软件,在物理对玻璃生产过程至关重要的位置进行细化。使用计算机仿真技术...
CFD领域的女性力量:Sarah Hope Swaim的卓越贡献
CFD 系列中的女性 5 月版介绍了Cadence 计算流体动力学 (CFD) 团队的软件工程师Sarah Hope Swaim。作为一名应届大学毕业生,她是该系列迄今为止最年轻的女性。
DDR3布线规范与技巧
PCB设计软件以Cadence Allgro 16.3为例。 第一步...
PCB入门视频:小哥Cadence Allegro 2层板实战
PCB绘制流程 原理图绘制→生成网络表 阅读规格书,阅读datasheet,制作焊盘封装 制作约束器,设置规则 布局,布线,铺铜 最终检查,优化
Cadence 17.2:原理图常用设置选项(Preferences菜单)
Preferences菜单: Colors/Print —— 颜色与打印 Grid Display —— 栅格显示 Pan and Zoom —— 平移与缩放 该菜单可以设置原理图页面平移与缩放的方式。 建议保持默认值即可。 Select —— 选择设置
模拟IC设计:Cadence Virtuoso Layout电路版图操作
在绘制完毕原理图后,点击Launch->Layout XL/GXL,在弹出的对话框点击OK。则会弹出版图绘制界面。根据使用的工艺库的layout design rule,按e在显示选项中设置网格大小,在弹出的对话框中修改X/Y Snap Spaceing为相应值(默认单位为um),在显示选项中也可以调整高亮设置(Enable Dimmin
Cadence Virtuoso:放大器版图绘制全流程演示
版图四要素:器件布局->连线连接->衬底连接->ESD PADS I/O等 器件布局 1、 在绘制完原理图后,点击Launch->Layout XL/GXL,在弹出的对话框点击OK。则会弹出版图绘制界面。根据使用的工艺库的layout design rule,按e在显示选项中设置网格大小,在弹出的对话框中修改X/Y Snap Spacei
Cadence OrCAD新建元件库与元件创建流程
打开OrCAD,选择菜单File—New—library,新建元件库。 选中元件库文件(新建olb后缀文件),右键选择New Part新建元件。 下面通过创建MAX485芯片为例: Name:新建元件的名称,如LM324、8050、MAX485等。 Part Reference Prefix:新建元件的序号开头字母,如U、R、C、L等。 PCB Footprint:新建元件的封装名...
Cadence Allegro标注尺寸的增加与删除方法
问题描述: Allegro在PCB中如何增加或删除标注尺寸? 解决方法: 一、添加标注尺寸的方法: 1、在Options侧边栏下打开Board Geometry ——Dimension、如下图所示: 2:选择Manfacture菜单栏下Dimension Environment选项,如下图所示: 3、在PCB中右键选择对应的命令Linear dimension,先选择第一个参考点...
NVIDIA GTC 2023亮点:GPU加速Cadence CFD解决方案
当我们目睹伴随着数据中心功率飙升的计算资源需求激增时,组织很难遵守和实现净零目标。然而,这些挑战可以通过加速计算和人工智能等强大的工具来解决。NVIDIA GTC 2023 的主题是新芯片和系统、加速库、云和人工智能服务,以及开辟新市场的合作伙伴关系。 在他的主题演讲中,NVIDIA 首席执行官黄仁勋 分享了他对加速库如何解决新挑战和打开新市场的看法...
Cadence原理图绘制:总线使用技巧分享
总线用于将一系列有规律的网络连接起来,不废话,上干货 1、先画出一条总线出来,按住"shift"可以是任意角度,否则只能是直角。 2、放置网络标号"Net Alias",这个网络标号和普通的标号命名有所区别,它有固定的规则,即basename + 数字范围,例如"DB[0:3]",字母后面必须是[0:M] ,M是指位数。 3、总线与实际端口形成连接...
Cadence布线技巧与注意事项深度解析
1.禁止电源线与地线 在我们刚开始走线的时候,你会发现飞线很多,主要是GND与电源网络飞线较多,因此,除了前面讲过的隐藏走线之外还有禁止走线设置。 点击Edit - properties,之后在find面板只勾选net选项,之后你选中你想要禁止的飞线引脚,就会弹出如下窗口: 在上述窗口中设置Voltage的值为0即可禁止走线,效果如下: 这样就算你显示所有飞线,这个GND与VB的飞线也不会显示...
姓名不为空
手机不正确
公司不为空