在高速PCB设计中，等长约束是保证信号时序一致性的关键手段。当两组或多组信号需要严格匹配传输延迟时，蛇形走线（Serpe

ORCAD转到PADS logic： 1， 首先ORCAD转到PADS logic非常方便，这也是ORCAD的易用性中的

解决步骤： ① 左键单击选中要改变有效数字位数的那一列数据（否则下图3处的“Format...”选项是灰的），在上面菜单

一. 打开 OrCAD Capture,新建Library 二．选中.OLB右击，选择Save，可以选择重命名olb以及

Allegro Design Entry CIS 原理图 1.shift+鼠标滚轮 左右移动 2.Ctrl+鼠标滚轮 放

在我们遇到引脚数量特别多的芯片时，此前用的创建元件的方法会显得特别的麻烦，且费时费力，也会容易出现错误，这时我们可以通过

前言：什么是串扰以及它是如何产生的？ 串扰是在传输系统的一个电路或通道上传输的信号在另一个电路或通道中产生不良影响的任何

在项目实际的设计中我和小伙伴一样都遇到过很多麻烦的问题，有些时候原理图和PCB设计可能是由不同的工程师负责，由于种种原因

随着产品的小型化与信息化，高速信号已经进入更多的产品设计中。在进行高速 PCB 设计时，每位工程师都应重视其信号完整性，

1. 首先用ADE L进行常规的电路仿真。 新建一个inverter的 schematic cellview ,如取为i

Cadence17.4 allegro的异形封装制作（异形金手指封装） 目录 Cadence17.4 allegro的异

有些网友安装完Cadence17.2之后，电脑上的DSN文件图标如下： 原理图文件的默认图标和打开方式是错误的 这是因为

1.用 Mentor dx designer 打开需要转化的 dx designer 的原理图，然后鼠标选中整个工程文件

文章目录 解决orcad无响应的有效方法 概述 笔记 备注 补充 好像必须要在英文(美国)语言的主环境下运行才行 补充

瞬态仿真可能计算量最大，相比较直流工作点仿真和交流小信号仿真。（想当然的理解） 2.1 基本功能介绍 瞬态仿真会经常涉及

热分焊盘的作用： Allegro 16.5中PCB设置层叠结构，添加层后type只有dielectric一个选项 你需要

打开虚拟机，点击虚拟机-设置，添加共享文件夹，文件夹里面的工艺库需要解压好，点击确定。 添加好共享文件夹之后，打开虚拟机

Allegro 17.2 PCB设计 第十讲Allegro软件认识与PCB设计流程 PCB视图的切换 1、Visibil

1. Assign Color命令的使用 1.1 高亮网络 目的是对网络和器件的高亮处理。 高亮选择Net -> 选择网

焊盘 设计 整体菜单栏 做封装，焊盘先行——要先做焊盘再做封装 焊盘封装设计绘制 下列框选了的是焊盘设计工具——Pads

一、输出加工文件 1、添加新钻孔层 点击OK完成. 2、设置动态图形参数 点击Apply，点击OK完成 3、设置Artw

平台: ad18 candence 17.4 1 ad原理图保存为ascii 2 candence中可以直接导入ad原理

一、 輸入DXF 檔案 當使用者在DXF file 內對symbol,pin 或via 指定 "block" attri

1.在“ Setup ”下拉栏下选择最后一项“User Preferences”，在“paths”中选择“Library

1.原理图 1)建立元件库 2)建立原理图 3)在原理图中画好电路图 4)利用MENTOR-GRAPHICS-IPC-7

从最基本的步骤，新建项目开始。 ##1.1项目的组成 参考库是包含原理图符号（sym）的库，显示在原理图上的元件，代表实

版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。 后面添加了一点

1，打开Candance,选择菜单File—New—Library，创建元件库 2，软件会创建一个带olb后缀路径的 库

在我们设计PCB时，有时需要临时放置一个或多个器件，但是在网表中没有该器件，修改原理图又比较麻烦。下面提供一种方法，软件

1、射频走线要弯曲，尽可能远，至少20mil.防止信号干扰，在割铜的时候要注意避免剩余的铜与板框边缘只有一部分距离，这样

首先打开原理图进行 DRC 检查， 在 设计 规则检查框中确定输出文件路径后，点击确定 检查完后有错误或者警告 信息 ，

1.原理图复制设置： 1.1.原理图复制不带位号操作设置： 1.2.原理图复制拷贝电阻、电容时，从最小编号开始： 2.O

二十六、关闭一个颜色管理： 有时焊盘会出现 引脚 位号，在visibility中关闭所有层后还是会显示如图所示的焊盘，关

VIVA是非常实用的模拟 波形显示 软件，数字波形需要用Verdi等显示波形。(VCS用来RTL仿真，DC用来综合，PT

一、调节PCB器件最小移动栅格距离：右键 》 quick utilities 》 grids 》定义Spacing； 注

ERROR (OSSHNL-116): Unable to descend into any of the views

问题： Error found by spectre in `OTA ', during circuit read-in

二十一、同时DRC也可以在上文二十条界面中设置，点击栏目前的颜色块即可删除错误； 二十二、有时DRC会报错，比如V S

概述 层次化电路图设计是一种模块化的设计方法，用于在电路非常复杂的情况下使原理图变得更加清晰。它包括两种设计方法：自上而

1.Introduction to Functional Coverage Rapid Adoption Kit (RA

一、创建简单的分裂原理图库[tps545为例] 【注】进行下一步建立元器件之前，保存一下该库到工程的原理图所在目录 【注

说到IC Design就离不开EDA TOOLS 。 IC设计中EDA工具的日臻完善已经使工程师完全摆脱了原先手工操作的

转载：https://blog.csdn.net/hailin0716/article/details/47169799

前言 看到可以在SPB17.4的命令行窗口运行运行TCL命令. 记录一下零星的命令，先不管能用TCL命令干啥有用的事情。

点Edit->Change 右侧Options栏中class选“Ref des”，New subclass选“Silks

自从更换 Lenovo 笔记本之后，我Allegro遇到了很多莫名其妙的问题，系统是Win11。 Allegro版本17

大家好，我是zhang_sir，带你用最高效的方法解决最复杂的问题。今天给大家带来在Allegro17.4如何实现多个元

布局布线 导入网表：File->Import->Logic… 选择网表格式（Design entry CIS）和存放路径

1.约束规则管理器 1.1 线宽规则 （physical） 1.2 线距规则（spacing） 1.3 区域规则（reg

  ⏪《上一篇》   🏡《总目录》   ⏩《下一篇》 目录 1，概述 2，取消方法 3，总结 B站关注“硬小二”浏览更