搜索
NVIDIA GTC 2023亮点:GPU加速Cadence CFD解决方案
当我们目睹伴随着数据中心功率飙升的计算资源需求激增时,组织很难遵守和实现净零目标。然而,这些挑战可以通过加速计算和人工智能等强大的工具来解决。NVIDIA GTC 2023 的主题是新芯片和系统、加速库、云和人工智能服务,以及开辟新市场的合作伙伴关系。 在他的主题演讲中,NVIDIA 首席执行官黄仁勋 分享了他对加速库如何解决新挑战和打开新市场的看法...
Cadence原理图绘制:总线使用技巧分享
总线用于将一系列有规律的网络连接起来,不废话,上干货 1、先画出一条总线出来,按住"shift"可以是任意角度,否则只能是直角。 2、放置网络标号"Net Alias",这个网络标号和普通的标号命名有所区别,它有固定的规则,即basename + 数字范围,例如"DB[0:3]",字母后面必须是[0:M] ,M是指位数。 3、总线与实际端口形成连接...
Cadence布线技巧与注意事项深度解析
1.禁止电源线与地线 在我们刚开始走线的时候,你会发现飞线很多,主要是GND与电源网络飞线较多,因此,除了前面讲过的隐藏走线之外还有禁止走线设置。 点击Edit - properties,之后在find面板只勾选net选项,之后你选中你想要禁止的飞线引脚,就会弹出如下窗口: 在上述窗口中设置Voltage的值为0即可禁止走线,效果如下: 这样就算你显示所有飞线,这个GND与VB的飞线也不会显示...
CADENCE Allegro导入网表错误SPMHNI-184/195/191解决
导入网表时报下列错误 #1 ERROR(SPMHNI-191): Device/Symbol check error detected. ERROR(SPMHNI-195): Symbol 'xxxx' for device 'xxxx' is missing pin '2'. 查看网表文件pstchip.dat发现元器件中存在"NC_PINS='(0)';"一行...
AWR软件在MMIC产品开发中的设计与仿真流程
Cadence® AWR Design Environment®软件提供从前到后单片微波集成电路(MMIC)设计流程,具有创新的用户界面以及设计输入、仿真和物理设计工具的完全集成,可提高工程生产力并确保一次性成功
网格划分入门:理解CFD仿真的基石
如何解放工程师的双手, 把更多的精力投入到结果分析和创新性能设计上,答案就在 Cadence Fidelity AutoMesh。 什么是网格划分或网格生成?
Cadence与Synopsys后端工具比较:非官方视角的深度剖析
为了简单起见,Cadence简称C,Synopsys简称S。 C在数字EDA领域长期处于二流角色,被S压着打,当然,他也有拿手的,在模拟领域,占据霸主地位。
allegro,orcad, net alias,port,off-page connector之间的异同点和如何选取
在使用cadence系列工具orcad绘制原理图的时候,有几个符号的功能非常相近,作用类似,但是又不完全相同,细微的差别可能就会导致你在绘制复杂原理图的时候选择错误,最后做DRC检测的时候报错。
Cadence全球副总裁谈半导体行业未来挑战
这一位“匠人”就是Cadence全球副总裁石丰瑜先生...
CAE领域的新动向:谁将成为下一个收购焦点?
尤其在CAE领域,国外厂商通过对不同公司的收购而日渐庞大,出现了诸如Ansys、海克斯康、Altair、Cadence、西门子这样的行业巨头。从2020年至2021年一季度...
Allegro原理图非法字符规避指南
Cadence Allegro是一款电子设计自动化工具,常用于原理图绘制和电路设计,在使用Allegro画原理图时,电子工程师可能为了确保文件的准确性和稳定性,能够顺利进行后续的PCB设计和制造,需要注意这些非法字符
解锁Allegro器件锁定状态的修复方法
很多PCB工程师使用Cadence Allegro进行PCB设计时,偶尔会遇见器件被锁定而无法解锁的情况,如果不及时解决,无法编辑或更改被锁定的器件,将会给PCB设计带来困扰。那么,如何修复该问题?
Cadence 17.2:原理图库元件更新与同步方法
工程目录 步骤1 首先要保证 Design Cache 中新建的LIB的路径添加正确。然后,在+这里下拉菜单中选择要更新的元件封装,右键,Replace Cache即可。 步骤2 完成上诉动作后,我们新建的元件或者新修改的元件,已完成更新!之后在Part添加新的LIB,打关键字搜索元件,后双击拖进原理图即可! 最终效果
Cadence Allegro 17.2:Gerber导出槽孔问题解决方案(3)
前两篇专栏描述了allergo在导出有槽孔的gerber文件时,有问题。导致在嘉立创生产出来的PCB中的槽孔变成了贴片。 虽然能通过华秋DFM直接一键生成可用的gerber文件,但是我还是觉得不够完美,我没有自己动手生成正确的gerber文件。 1.问题解决 下面我列出正确的操作步骤。 步骤1--点击Manufacture-NC-NC P
Cadence操作技巧精粹1:测试点生成指南
PCB绘制过程中经常遇到需要添加测试点问题,在原理图上面作为元件添加,然后在PCB中元件放置固然可以,但是操作步骤过于繁琐,不利于后期直接修改PCB。这里总结了直接在PCB上面添加测试点的方法,步骤如下: 第一步,绘制测试点焊盘,allegro测试点焊盘必须是插件焊盘。 这里使用diameter为10mil,顶层使用20mil,底层使用50mil,开窗层需要根据你自己的习惯设置...
Cadence操作技巧精粹2:模块化布局策略
在用allegro软件对pcb进去布局时,有许多结构相同的模块,如果总是一直单个布局布线,就会降低速度,如果用可以掌握模块复用的方法,则可以大大提高设计的速度。 第一步,在PCB设计中如果涉及两个以上相同的模块时,先点击placementedit进入布局模式。 第二步,在"find"选项中勾选"symbols",对已布局完成的电源模块进行框选...
Cadence Allegro通过Excel快速创建元器件的秘诀
在我们遇到引脚数量特别多的芯片时,此前用的创建元件的方法会显得特别的麻烦,且费时费力,也会容易出现错误,这时我们可以通过Capture导入Excel表格的方式来创建元件。 第一步,右击.olb文件,点选New Part From Spreadsheet,如图1所示。 图1 表格导入选项 第二步,打开需要创建的元件的Datasheet...
Cadence Fidelity:旧物新用,拖车坦克的创新之旅
小时候,我们喜欢制作纸船,看着它们沿着水道漂浮,在雨季,水洼就是我们的船漂浮的水盆。纸船的品牌或设计决定了它能承受多长时间或多少自然力。同样,通过将船舶模型拖入巨大的水池中,造船工程师可以识别并理解影响船舶适航、操纵和破冰能力的不同因素。 拖曳水池或实验池 传统的拖曳水池是数百米长的大型水池或游泳池形状的实验设施。这些拖曳水箱推动了船舶设计科学的发展...
Cadence CFD学习进阶:Hessian矩阵凹性检验详解
要点 当连接两点的线段完全位于函数图形的下方或上方时,函数是凹函数。 有两种方法可以测试函数的凹性:使用不等式或使用 Hessian 矩阵。 函数为凹函数的必要条件是函数的 Hessian 矩阵的行列式应大于零。 Hessian矩阵可用于确定函数的凹凸性 为了使工程系统从可用的输入中提供更多的输出,优化是必要的。优化的目标是从工程系统中产生最大的产出、效率、利润和性能。 那么...
电感仿真新流程:Sonnet-Cadence深度融合解析
EM仿真用的比较多的是HFSS和Sonnet. 对于低频(15GHz)以下Sonnet电磁仿真还是比较准的(和TsmC标准库原件小信号分析对比得出)。以下是几个重要仿真步骤: 1.首先以图上M8,4圈八边形电感版图为例...
姓名不为空
手机不正确
公司不为空