在cadence virtuoso进行前仿真（ADEL）的时候，会报错 “M0”在库中找不到、无法对应、库错误等问题。

00:18 交流小信号仿真k开环增益与相位裕度 04:36 电源抑制比 06:04 共模抑制比 08:00 功耗

87.布局-快速查看2个对象的约束规则 87、布局-快速查看2个对象的约束规则 P87 - 00:21 在正常的一些布局和布线中,之前设置的一些规则忘记了 进入约束管理器,查找物理规则,查找线宽 这样可行,但效率过低 如何快速查找两个对线之间的约束规则?(即上面的) 查看过孔到焊盘之间的距离 88.布局-PCB器件交换位置 前因: 一些器

G 快速对齐 Shift+Z 缩小 右键框矩形 放大 C 拷贝选中的多边形、cell、instance 等 V 删除选中的多边形、cell、instance 等 Shift+C 剪切多边形或者 path Q 多边形、cell、instance 的属性菜单 F3 命令的属性菜单 F4 全选和边选的切换默认是全选 W 打孔 create vi

第1章：焊盘类命名规则 注： 所有单位均为mm，焊盘命名字母均为小写 一、 钻孔类焊盘 1 钻孔焊盘 命名格式为：pad0_70d0_40(s) 说明：pad：焊盘（pad）； 0_70：表示的是焊盘外经为0.7mm。 d：表示内径直径； 0_40：表示焊盘内经是0.4mm； s：表示方形焊盘--------无s表示圆形焊盘 注：内径与外

如何高亮一根线？ 快捷键 9 如何给高亮线加粗？ （有时候用快捷键9之后，导线被高亮了，但是没有被加粗，所以需要用下面方法特别设置一下） 如何取消高亮？

01 百度网盘下载 License Manager：LCU04.30.000 链接：https://pan.baidu.com/s/1IxFMgYImCQK5UdsXQ4lXBw提取码：1wbd License Manager Hotfix：LCU04.30.006链接：https://pan.baidu.com/s/1t-D2-N8IF

PowerSI和Xtract IM软件中关于NEXT与FEXT串扰的定义公式。 串扰的两个标准 第一：系数的表示方式，这样的方式是和单位长度的寄生电感和寄生电容有关系。可以看到K_NEXT,K_FEXT都是关于在传输线上的寄生的电感和寄生的电容组成计算方式。这种方式是Power SI中给出的寄生结果，是基于S参数的S11和S21得到的无缘

Cadence Fidelity Pointwise是一款流体动力学计算建模软件，提供全面的功能，包括几何模型准备，使用各种技术生成网格，并与各种流体求解器兼容。

1、打开OrCAD Capture软件，新建一个元件库或者添加现有一个元件库，之后选中添加的库，右击选择New Part，如下图所示： 填写元件相关信息，如下图所示： 2.使用PinArray工具添加100个引脚,如下图所示： 3、添加好100个引脚后的效果，如下图所示： 4.鼠标左键框选所有的Pin（注意不要选中框），右键选择Edit Properties编辑管脚属性...

1，打开软件 Pad Designer,修改是设计单位为Millimeter，Decimal place 是精确度位数。如下图： 2、Hole Type:文本框设置如下： Drill,Plating表示金属孔， non-plated表示为非金属孔。 Drill diameter表示钻孔直径。 Dill/Slot symbol ：钻孔标识 Figure ： NULL空， Circle 圆形...

问题1： #2 Warning [ALG0016] Part Name “CAP _POL_CAPAE1030X1050N_35V/330U” is renamed to “CAP _POL_CAPAE1030X1050N_35V/33″. 报错类型：DRC报错，名称太长导致警告解决办法：修改元件的Value值，或者如下图更改字符的长度...

主控芯片绘制 绘制原理图的时候大部分原件都是系统库中自带的，不用自己画，但是主控芯片还是需要自己来绘制的 STM32FF411CEU6 在网上下载到要画芯片的手册，找到有引脚的一页 新建一个元件 放置引脚 全选引脚后选择编辑 把name和number这一列全部换成手册上的数据 由于工作量较大...

前言 提示：以下是本篇文章正文内容，下面案例可供参考 1. 电路原理图 2. 仿真设计 设置PIN端Vin1,Vin2为变量 说明 Vin1的直流电压是VCM1，同理设置Vin2 怎么加入变量呢 3. 建立输出 现在定义Vo1 - Vo2 同样添加输出就在里面设计...

schematic design 有两个工具支持：Allegro Design Entry HDL （concept）和OrCad capture CIS。似乎业界多用OrCad capture CIS。 以前的项目用过concept。 如果使用concept...

使用与案例1-1相同的设计 RC.opj。 选择PSpice – New Simulation Profile 或单击新的模拟配置 指定RC_bias为模拟配置文件的名称 单击“Create”按钮，打开“模拟设置”对话框 选择PSpice-Run，或单击Run图标 netlist创建过程在后台运行。它自动检查背景中的设计规则检查(DRC)错误。在没有任何DRC错误的成功创建netlist之后...

1、开环增益与相位裕度 电源电压 VDD=3V，VP 输入电压 1.5V，VN 输入电压 1.5V 直流并叠加 1V 交流电压，扫描频率从1Hz至 100MHz 交流小信号仿真图 tt 工艺角下仿真的运放波特图 可以看出相位裕度为 72 度，单位增益频率为 1.07MHz 2、共模抑制比（CMRR） 电源电压 VDD=3V ...

单位换算 1mil = 0.0254 mm 1mm = 39.3701 mil 默认情况下，我们通常使用mil单位来绘制PCB板。 1. 创建新工程，File --> New... --> [Project Directory] 显示工程路径 --> [Drawing Name] 工程名称，通过Browse...选择工程路径 --> [Drawing Type] 工程类型...

某国内头部芯片设计企业2023年因EDA采购成本激增52%，被迫砍掉3个先进制程研发项目，而通过部署许可优化技术，该企业在9个月内将Synopsys、Cadence等工具的许可证利用率从31%

该软件是集封装生成与管理一体化的软件，管理你众多的封装，不需要再花大量时间去找封装甚至花钱买封装了；同时该软件图示化界面很强，便于检查封装尺寸；生成封装方便，生成Altium、Cadence、PADS等主流软件的封装短短几秒钟就