对于BGA扇孔，同样过孔不宜打孔在焊盘上，推荐打孔在两个焊盘的中间位置。很多工程师为了出线方便，随意挪动BGA里面过孔的

在电子设计领域，CAD工具（Computer Aided Design）是不可或缺的工具，能够帮助工程师设计、验证和制造

制作Allegro封装包括以下基本步骤： 1. 制作封装所需的焊盘。 2. 放置管脚。 3. 绘制丝印。 4. 绘制元件

本篇主要谈两个问题，一是如何按自己的职业或公司的需求安装所需的软件，二是深入谈谈Cadence（以及所有其他使用Flex

#cadence中如何给元件位号重新排序 1、首先原理图画好后先保存，保存好后，将鼠标点到工程目录下原理图文件上，如下图

Cadence作为专业绘图工具，在高速设计领域是王者一般的存在。但是从易用性角度来说，比AD还是有些差距。 接下来我们从

你还在为Cadence许可被抢而头疼吗？ 刚处理完一个项目，晚上加班还没抢到许可，连着两天的画图进度全卡在那儿。讲真，这

我来给你讲讲真相 在半导体行业，是在晶圆厂或芯片设计团队，Cadence的软件许可一旦紧张，

今天闲来无事，想着把自己读研期间，入门模拟IC 以及cadence入门的一些资料整理一下，顺便分享给大家，都是特别好的教

写在前面的话：这篇还在讲Cadence的入门。请各位牛人们不要浪费时间看这篇了哈！ 接着上次的课程介绍：这次讲讲一个in

Cadence是一个开源的无故障状态代码平台和工作流引擎，专为解决与第三方 API、内部服务和长期运行的业务流程进行复杂

写在前面的话：这篇讲Cadence的入门。请各位牛人们不要浪费时间看这篇了哈！ 作者君意识到，相当多的读者是本科的小同学

我是一个工作20年的硬件工程师，坐标杭州，早在很多年前已经达到税后3万的薪资，我建议大家学会Cadence，这是进入大公

技术演进展望：未来Cadence许可证管理技术的发展趋势 你是不是经常为许可证闲置、费用高、合规风险头疼？我觉得大部分企

Cadence许可证管理工具选型的关键考量因素 在电子行业，是从事PCB设计、芯片开发以及系统集成的企业中，内部设计环境

应对Cadence合规审查的准备工作清单 作为一名从事电子设计自动化（EDA）领域多年的技术顾问，我经常接到企业客户关于

精细化管理实践：高可靠性领域Cadence许可证精细化管理 一、问题本质：是什么？ 作为一名长期从事高可靠性电子设计的工

向管理层展示Cadence许可证管理价值：从技术合规到业务增长的关键 作为一名在电子设计自动化（EDA）领域工作多年的工

Cadence订阅模式与传统授权对比分析：满足当代设计需求的两种路径 一、引言：用户为何关心订阅模式与传统授权？ 如果你

为了帮助大家更好地了解CFD仿真软件在行业中的应用，技术邻推荐一场由Cadence公司主办的CFD专场线下研讨会，将运用

每天盯着Cadence画板十几个小时，默认的黑色背景是不是晃得你眼睛酸？我见过不少工程师，板子还没画完，视力先降了0.2

安利一套我亲测魔性的真实许可回收方案 你是不是也遇到过这种状况？项目组忙着冲刺交付，结果软件许可证突然报警，几个关键工具

*背景：操作环境和界面风格和AD大有不同，所以在此 学习 。用AD画过的话，应该上手很快。 系统：win10 64位 工

元器件布局+个人思路 与结构工程师确认好板子的形状及孔位，以及特殊元器件的位置，因为一些产品结构已经有了，不可能为你而改

问题描述，启动 virtuoso 后发现标准库（如analogLib、basic、ahdLib）不见了 解决 办法： 在

一、打开软件 1、点击 PCB Editor 17.4 软件 2、弹出产品选择框，按图中所示进行选择，点击OK 二、新建

在使用AD的时候，我们经常要绘制一些特殊的形状，由于受到网格的限制，我们经常使用的方法就是调节网格的大小，例如：原来网格

初学者，用起来全是问题 前几天遇到没有空间的问题（no space left on device） 解决不了，还好虚拟机

1、打开OrCAD原理图 dsn 文件 要是在整个 文档 中查找元件，单击.dsn文件选择整个文档； 要是在 单个Pag

对“原理图 设计 ”而言，其本质为“设计思路的抽象描述”，其中涉及的重点为3个： i）、“器件符号”：器件在原理图中的表

【Cadence17.2】PCB Editor绘制元器件封装 LP Viewer计算元器件封装 PCB Editor绘制

一、不同网络在页内或跨页查找 1.选中需要查找的 net 或者off-page。 2.单击右键选择最下方的Signal。

1、PXF 仿真 与PAC仿真的区别 PAC 是类似AC分析的一种小信号分析，只是AC分析针对的是简单的DC工作点，而P

好记性不如烂笔头，学过的知识就要记下来，否则没过多久就忘得一干二净，又要重新学习。最新使用Allegro的Orcad画了

安装Cadence16.6遇到的报错 解决 1、运行电脑服务器与客服端破解过程中出现问题：Unable to resta

SPICE模型 库网址 查找SPICE模型的最佳位置是浏览供应商或制造商的网站，以下是部分常用的网址。 1、ADI ht

目录 layout创建 修改网格间距 导入MOS管 选择金属层 放置衬底接触环 放置网络标签 DRC验证 LVS验证 l

Cadence16.6 文件怎样输出低版本的文件？ 开文前，先讲个小故事。 我有一个朋友，几年前毕业时候，总监直属部下，

目录 1.Terminal界面使用 在Linux界面右键，点击Open Terminal ，打开Terminal界面 输

1、根据outline添加route keepin Edit>z-copy>options>package keeepi

schematic常用快捷键 x：检查并存盘 s：存盘 [：缩小 ]：放大 F：电路图居中显示 u：撤销上一次操作 Es

17.2中使用designe outline 代替outline，放置电路板外观，及Design Outline，这个和

原理图快捷键： O：缩小原理图 I ：放大原理图 shift+G：放置管脚（pin） shift+J： 批量 放置管脚（

目录 1. 设置大十字光标 2. 双单位显示mil/mm 3. 网络高亮 3.1 设计模式选取 4. 手动放置元器件以及

打开 点击Capture CIS，选择产品中的 OrCAD Capture CIS 打开以后，初始界面为 之后，我们将正

问题描述：PCB设计工具很多，当然有很多工具是一些大公司自己开发自己用并不公开的，这种就没法了解了。目前常见的是Cade

cadence17.4 allegro的如何加密 PCB文件 1.泪滴操作 1.整版添加泪滴 在PCB设计完成后，往往需

无盘 设计 1.因为过孔具有电容效应，无盘设计能最大限度保证阻抗连续性，从而减小反射与插损； 2.减缓走线压力，降低产品

Allegro中导入导入导出DXF简介： 一． Allegro导入DXF文件： 在进行PCB设计时，需要考虑结构要求，其

本节介绍了Capture CIS的基本界面功能， 原理图库 的管理，如何将新期间放置到原理图库中，如何管理我们的日常库，