1.在“ Setup ”下拉栏下选择最后一项“User Preferences”，在“paths”中选择“Library

1.原理图 1)建立元件库 2)建立原理图 3)在原理图中画好电路图 4)利用MENTOR-GRAPHICS-IPC-7

从最基本的步骤，新建项目开始。 ##1.1项目的组成 参考库是包含原理图符号（sym）的库，显示在原理图上的元件，代表实

我们安装好Cadence套件后，会发现电脑里多了很多各种各样的软件，光选择用哪个软件就让人感到头疼。 笔者最近想要 仿真

版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。 后面添加了一点

1，打开Candance,选择菜单File—New—Library，创建元件库 2，软件会创建一个带olb后缀路径的 库

在我们设计PCB时，有时需要临时放置一个或多个器件，但是在网表中没有该器件，修改原理图又比较麻烦。下面提供一种方法，软件

1、射频走线要弯曲，尽可能远，至少20mil.防止信号干扰，在割铜的时候要注意避免剩余的铜与板框边缘只有一部分距离，这样

首先打开原理图进行 DRC 检查， 在 设计 规则检查框中确定输出文件路径后，点击确定 检查完后有错误或者警告 信息 ，

1.原理图复制设置： 1.1.原理图复制不带位号操作设置： 1.2.原理图复制拷贝电阻、电容时，从最小编号开始： 2.O

二十六、关闭一个颜色管理： 有时焊盘会出现 引脚 位号，在visibility中关闭所有层后还是会显示如图所示的焊盘，关

VIVA是非常实用的模拟 波形显示 软件，数字波形需要用Verdi等显示波形。(VCS用来RTL仿真，DC用来综合，PT

一、调节PCB器件最小移动栅格距离：右键 》 quick utilities 》 grids 》定义Spacing； 注

ERROR (OSSHNL-116): Unable to descend into any of the views

问题： Error found by spectre in `OTA ', during circuit read-in

二十一、同时DRC也可以在上文二十条界面中设置，点击栏目前的颜色块即可删除错误； 二十二、有时DRC会报错，比如V S

概述 层次化电路图设计是一种模块化的设计方法，用于在电路非常复杂的情况下使原理图变得更加清晰。它包括两种设计方法：自上而

1.Introduction to Functional Coverage Rapid Adoption Kit (RA

Cadence17.4自定义快捷操作栏 大家在升级到17.4的版本后，界面会有所变化，为了方便使用，可以自定义快捷操作栏

一、创建简单的分裂原理图库[tps545为例] 【注】进行下一步建立元器件之前，保存一下该库到工程的原理图所在目录 【注

说到IC Design就离不开EDA TOOLS 。 IC设计中EDA工具的日臻完善已经使工程师完全摆脱了原先手工操作的

转载：https://blog.csdn.net/hailin0716/article/details/47169799

发现了一个版权不详的学习笔记，基于Cadence51的，看了一点发现写的很好，也适合初学者，所以打算学习一下，结合已有的

点Edit->Change 右侧Options栏中class选“Ref des”，New subclass选“Silks

自从更换 Lenovo 笔记本之后，我Allegro遇到了很多莫名其妙的问题，系统是Win11。 Allegro版本17

大家好，我是zhang_sir，带你用最高效的方法解决最复杂的问题。今天给大家带来在Allegro17.4如何实现多个元

布局布线 导入网表：File->Import->Logic… 选择网表格式（Design entry CIS）和存放路径

cadence17.4 allegro class和subclass常用层介绍 1.allegro中class和subc

1.约束规则管理器 1.1 线宽规则 （physical） 1.2 线距规则（spacing） 1.3 区域规则（reg

  ⏪《上一篇》   🏡《总目录》   ⏩《下一篇》 目录 1，概述 2，取消方法 3，总结 B站关注“硬小二”浏览更

摸不着的“软件黑洞”正在吃掉你的研发成本 说真的，每次看到工程师们在会议室里喊“又抢不到软件许可了”，我就想歇菜。但说实

许可浪费？CaE软件资源闲置带来的隐形成本你真的算清了吗？ 我呢碰见过太多企业在软件许可上的“不划算”案例。2026年吧

跑开关电路很容易碰到仿真不收敛 的问题，一般的解决方法有 1. 如果出现的错误是找不到dc值，则可以选择直接skip d

原文出自微信公众号【小小的电子之路】 过孔也是PCB中最常见的孔之一，它用于连接双面板和多层板中各层之间的走线。下面就来

经过这么多年的折腾，作者君突然发现自己对写代码的兴趣远远大于调电路，于是乎就天天不干正事地捣鼓Cadence和各种Scr

作为一家企业的IT部门经理，我深知在经济调整期，成本控制和效率提升是每个企业必须面对的核心挑战。是在当前市场不确定性越来

微电子及集成电路技术发展日新月异，离不开EDA电子电路仿真软件的支持。每天不知有多少电路设计及验证者，使用着各种电路仿真

新建“cell view” 创建一个反相器 快捷键“i”,插入，点击“browse” 选择要插入的器件，只能选“symb

字幕有误 订正为温度范围的绝对值

1-15 sch 001 进入方式，基本操作 002 工程创建，通用格式设置（模板），器件创立（含异性元件） 003 多

目录 打开CIW窗口 打开Library Manager 打开Library Path Add Library 添加工艺

1.共享文件夹概念 共享文件夹也就是windows系统和虚拟机里的linux系统进行文件交流的地方。顾名思义也就是两个系

在.cdsinit文件中加入相应命令即可（不要复制中文注释，.cdsinit需要开启隐藏文件查看权限）。 *******

一些安装前的小tips： 1. 建议在root账户下进行安装操作 2. 在提示缺乏权限的时候可以在当前目录下使用sudo

在数字化转型的浪潮中，cadence许可作为企业软件投资的重要一环，时常面临各种挑战与疑问。为了帮助企业顺利解决cade

在数字化转型的浪潮中，软件许可授权是企业不可或缺的一环。然而，如何确保软件授权后的使用期限最大化，进而实现投资回报的最大

1.如何在allegro中取消花焊盘(十字焊盘) set up->design parameter -> shape->

1.绘制封装时，设置器件高度。 封装绘制完成过后，点击setup-Areas-Package Height—右键—选择A

噪声产生的原因 串扰 Cross-talk电磁场耦合衬底噪声 噪声解决方法 解决衬底噪声一般使用：保护环 Guard r

目录 概述 一、Allegro PCB Designer 二、OrCAD Capture 三、总结 概述 有位粉丝问我，