做PCB设计的都知道，Cadence Allegro里的参数设置能把人搞疯。颜色模板、光绘参数、对象颜色，每次新建工程都

还是最贵Cadence（A

背景：由于Cadence的DRC操作与AD不一样，在此记录并详细介绍其DRC检查 一、进入原理图工程 在原理图工程XXX

还是最贵Cadence（A

为什么原理图要导出PDF 原理图dsn文件导出PDF主要有以下两个目的： Cadence是硬件工程师的专业工具，其

前言 本博文为个人在学习Cadence Virtuoso时的记录，巩固自己学习的同时，也给其他初学者一些参考，学习过程中

昨天升级了Cadence 17.4后，在使用发现两个比较难搞的问题无法处理。 1.如果你的团队里面，有同事是使用 PAD

集成电路 实践课需要用古老的cadence IC5仿真并画版图，刚从IC6练就的操作，好多使不上，相当郁闷。 考虑过讲I

Altium数据向Cadence数据转换向导（下） 上一期我们有介绍如何转换 电路图 。这期我们将继续来讨论如何把我们的

学习allegro如何导入原理图网表，下面小北讲解的内容是cadence生成网表并成功导入到PCB中。 第一，我们打开o

摘要:在高速PCB设计过程中仅仅依靠个人经验布线,往往存在巨大的局限性.利用Cadence的Allegro软件包对电路进

本文主要目的在于记录一些有用的cadence仿真方法或debug心得，部分内容来源参考链接。有3个比较完善的cadenc

Cadence仿真有什么问题，这方面eetop网站比较专业，如果有问题，可以先去eetop网站查询一下，我一般的查询方式

cadence学习总结以下针对的是17.2版本，16.6大体相同，只是一些命令位置不同 一、打开软件 在程序栏找到如下位

想降Cadence EDA软件授权成本？别再瞎买了！ 我之前在负责一家中型电子设计公司IT预算的时候，真的是被Caden

作者：IT部门经理 目标受众：特定兴趣群体（主要为IT管理与系统运维人员） 一、问题：Cadence许可证闲置，资源浪费

在电子设计自动化（EDA）领域，Cadence 软件作为行业主流工具，被广泛应用于电路设计、PCB布局、仿真验证等多个环

还是最贵Cadence（A

Cadence近日宣布了业内首个DDR5内存的IP接口芯片，包括控制器和PHY物理层，采用台积电7nm工艺制造，运行频率

该联合解决方案将加快芯片开发的上市速度，赋能最新的行业创新 近日，思博伦通信宣布，将与Cadence Design Sy

Cadence Allegro如何快速交换器件位置？ 问题描述： 有时候在布局时发现元器件网络会出现交叉的情况，如下图所

在半导体行业里，Cadence和Synopsys是EDA工具里不可撼动的两座大山，这两家公司覆盖了半导体从前端到后端的全

Cadence在配置可变（变种）BOM的时候，有时候会把一个元器件放在两个BOM，导致导出BOM时出现冲突无法导出，出现

利用cadence测量电感翻转整流器的输出功率随输出电压变化曲线 法1、用输出电压*avearge(电流) 利用瞬态仿真

这种痛只有 Cadence Allegr

前言   allegro对快捷键的需求主要体现在布线这一步骤上，allegro相关的操作都需要右键目录来选择是否删除/取

高速电路设计流程： 1.原理图逻辑功能设计、生成netlist 2.PCB板数据库准备板框、层叠、电源、地 3.导入ne

ERROR (SPECTRE-16385): There were 13 attempts to find the DC

其实说不上什么方法，是我突然发现的，我用的protel 版本是AD6 ，所以我想AD6 以上都可以做到！！！ ORCAD

1.先用PadstackEditor绘制一个Mechanical Hole，设置如下图。 阻焊层（SOLDERMASK）

spectrum初始状态 设计 在ADE L中simulation/convergence aids/initial c

新建工程 点击Design Entry CIS图标，选择OrCAD Capture。 新建工程File->New-> P

做IC版图设计，必不可少的环境搭建，是在Linux上进行开发，此类的安装教程网上比较少，自己也是跌跌撞撞，最终耗了一天的

一．原理图 1．建立工程 与其他绘图软件一样，OrCAD以 Project 来管理各种设计文件。点击开始菜单，然后依次是

原理图绘制 如何使用元件库 在绘制原理图的界面下，工具栏->Place->Part，或直接使用快捷键P，即可打开元件库入

Plan应该说是Design Planning 这是用于pre-layout 规划 未来的走线布局设计。这个功能专门是给

前言   allegro的 电源 层平面分割与AD的原理相同，只不过是关于敷铜和分割线的操作有自己的一套方法。   AD

Cadence_CIS初识 Cadence_CIS初识 Capture CIS 设计过程 基本操纵 常用操作 后期处理

把立创上面的封装先导出AD,然后AD导出给cadcene，Allegro中导入AD18版本以上生成的ASCII格式文件

Cadence仿真数字 电路 功耗 数字电路的功耗采用平均电流乘 电源 电压获得，所以本文的关键是测量平均电流。 仿真前

完成原理图设计后，需要进行如下步骤才能开始画PCB： 原理图规制检测(DRC) 生成网表 新建PCB文件，设置封装路径

1. 首先用ADE L进行常规的电路仿真。 新建一个inverter的 schematic cellview ,如取为i

这里写自定义目录标题 前言 调出文件路径导航 前言 我猜很多人用CentOS、Red hat等其他 Linux 系统，有

有些 元器件 中的焊盘是不规则图形，这样我们就无法直接用pad designer制作焊盘。所以需要使用shape去制作。

1、最烦人的，突然卡住。 设置 grid 卡住，导出libraries卡住，选择其他产品时卡住。 从微软拼音 输入法 改

MOSFET finger 结构 a. Finger越多，寄生效应越小（gate 寄生 & 源漏寄生均降低）； b. 当

大家常用的一般无非是Design Entry CIS、PCB Editor、Pad Designer这三个工具； 此外还

Cadence17.2绘制原理图过程 一、Cadence17.2简单介绍 二、Cadence17.2操作以及绘图过程 2

Allegro 输出Gerber文件之前要进行Artwork参数设置， 其中包括外形（OUTLIINE），助焊（PAST

1.在“ Setup ”下拉栏下选择最后一项“User Preferences”，在“paths”中选择“Library