搜索
ESP32-S3芯片模组助力智能门铃稳定联网
采用了RISC-V指令集和紧凑型指令集(CISC),搭载双核Cadence Tensilica LX7微控制器,可运行在最高速度240MHz,具有更高的带宽和更好的网络容量。 ESP32-S
DDR5内存:2021年大规模量产,频率从4800MHz起跳
2018年10月,Cadence和美光公布了自己的DDR5内存研发进度,两家厂商已经开始研发16GB DDR5,如今不少手机的内存都用上了 LPDDR5规格,电脑用户对于这种新标准自然也有需求,不过 DDR5
ADS CoilSys:balun优化实战
在coilsys中设置好参数,参考如上图 2.生成好EMmodel后对该设计进行扫参,分别设置Wid:6:1:12/Spa:4:1:10 3.原理图仿真,针对电感参数仿真,这里采用Z参数,便于与cadence
面向未来系统设计的机器学习技术探索
Elias Fallon是行业领先的电子设计自动化技术提供商Cadence Design Systems公司的工程主管。他带领其定制IC研发团队以及电子设计自动化(EDA)产品团队进行项目开发。
DDR5内存冲击6.4GHz:2022年普及展望
Cadence近日宣布了业内首个DDR5内存的IP接口芯片,包括控制器和PHY物理层,采用台积电7nm工艺制造,运行频率达4400MHz,美光也献上了自己的DDR5内存颗粒。
从以太坊迁移至Flow区块链的探索
本文将和您详细讨论Flow区块链、其智能合约语言Cadence,并阐述为何以太坊开发人员应当到Flow上进行构建。 什么是Flow? 2017年...
PCB焊盘工艺设计规范与要点
钽电容尺寸: 钽电容封装: 常见 电阻,电容,电感 焊盘尺寸 常见 电阻,电容,电感 焊盘封装: cadence 焊盘格式文件 后缀为 .Pad 焊盘命名: 贴片焊盘------ smd 通孔焊盘---
CFD领域的女性力量:Kristen Karman-Shoemake的卓越贡献
2023 年新年版 Women in CFD 邀请了Cadence 的首席产品工程师Kristen Karman-Shoemake 。
领先的EDA公司及其工具介绍
一、主要的EDA软件供应商及产品 目前主流的EDA软件供应商有Synopsys、Cadence、Mentor Graphics及Magma公司。
PCB设计DRC检查优化策略
OrCAD Capture 17.4 实时在线的DRC错误检查与管理设置方法 Cadence OrCAD Capture 是一款多功能的PCB原理图输入工具。
ICCAD2023大会总结:湾区力量与芯向未来
中国半导体行业协会集成电路设计分会理事长魏少军教授权威解读“2023年IC设计业发展机遇与挑战”,TSMC、中芯国际、安谋、华大九天、Cadence、西门子EDA、芯原、合见工软、炬芯、国微芯、芯耀辉、
DDR5与DDR4:快速了解两者区别
随着科技的发展,DIY各类产品层出不穷,而镁光成为内存的老牌厂家,为无数王佳提供纵横游戏的尖端装备,据10月份的消息,Cadence和镁光公布了自己的DDR5内存研发进度,两家厂商一起开始研发16GBDDR5
Layout工程师成长心得:经验分享与感悟
关于位号、封装、丝印 为何他们总是跟你来回校准 为什么你熟知Cadence、pads、Altium 画出的板子还是会有各种问题? 在你眼里已经没问
电路原理图设计软件(OrCAD Capture CIS 中文版) 16.6 免费安装版
OrCAD Capture CIS是一款由Cadence公司研发出来的的原理图设计软件,其便捷性,专业性赢得了广大工程师的喜爱。
PCB模块复用技巧:如何从一个PCB移植到另一个
Cadence allegro应该如何使用Sub-drawing功能,它与copy功能的区别是什么?
Allegro PCB设计优化:走线拐角锯齿与平滑显示切换
在用Cadence 的PCB设计软件时,总是想着与之前用的Altium Designer 画PCB的样子统一起来。
雷诺携手Fidelity优化涡轮压缩机EGR性能
PWT 空气动力学和发动机空气填充方面的专家 DEA-MA – 高级工程,雷诺和 Donavan Dieu,高级咨询工程师,Cadence CFD 服务和咨询 随着全球城市污染的加剧,立法者要求汽车制造商将尽可能清洁和高效的系统投放市场
PCB入门视频:小哥Cadence Allegro 2层板实战
PCB绘制流程 原理图绘制→生成网络表 阅读规格书,阅读datasheet,制作焊盘封装 制作约束器,设置规则 布局,布线,铺铜 最终检查,优化
Cadence 17.2:原理图常用设置选项(Preferences菜单)
Preferences菜单: Colors/Print —— 颜色与打印 Grid Display —— 栅格显示 Pan and Zoom —— 平移与缩放 该菜单可以设置原理图页面平移与缩放的方式。 建议保持默认值即可。 Select —— 选择设置
模拟IC设计:Cadence Virtuoso Layout电路版图操作
在绘制完毕原理图后,点击Launch->Layout XL/GXL,在弹出的对话框点击OK。则会弹出版图绘制界面。根据使用的工艺库的layout design rule,按e在显示选项中设置网格大小,在弹出的对话框中修改X/Y Snap Spaceing为相应值(默认单位为um),在显示选项中也可以调整高亮设置(Enable Dimmin
Cadence Virtuoso:放大器版图绘制全流程演示
版图四要素:器件布局->连线连接->衬底连接->ESD PADS I/O等 器件布局 1、 在绘制完原理图后,点击Launch->Layout XL/GXL,在弹出的对话框点击OK。则会弹出版图绘制界面。根据使用的工艺库的layout design rule,按e在显示选项中设置网格大小,在弹出的对话框中修改X/Y Snap Spacei
Cadence OrCAD新建元件库与元件创建流程
打开OrCAD,选择菜单File—New—library,新建元件库。 选中元件库文件(新建olb后缀文件),右键选择New Part新建元件。 下面通过创建MAX485芯片为例: Name:新建元件的名称,如LM324、8050、MAX485等。 Part Reference Prefix:新建元件的序号开头字母,如U、R、C、L等。 PCB Footprint:新建元件的封装名...
Cadence Allegro标注尺寸的增加与删除方法
问题描述: Allegro在PCB中如何增加或删除标注尺寸? 解决方法: 一、添加标注尺寸的方法: 1、在Options侧边栏下打开Board Geometry ——Dimension、如下图所示: 2:选择Manfacture菜单栏下Dimension Environment选项,如下图所示: 3、在PCB中右键选择对应的命令Linear dimension,先选择第一个参考点...
NVIDIA GTC 2023亮点:GPU加速Cadence CFD解决方案
当我们目睹伴随着数据中心功率飙升的计算资源需求激增时,组织很难遵守和实现净零目标。然而,这些挑战可以通过加速计算和人工智能等强大的工具来解决。NVIDIA GTC 2023 的主题是新芯片和系统、加速库、云和人工智能服务,以及开辟新市场的合作伙伴关系。 在他的主题演讲中,NVIDIA 首席执行官黄仁勋 分享了他对加速库如何解决新挑战和打开新市场的看法...
Cadence原理图绘制:总线使用技巧分享
总线用于将一系列有规律的网络连接起来,不废话,上干货 1、先画出一条总线出来,按住"shift"可以是任意角度,否则只能是直角。 2、放置网络标号"Net Alias",这个网络标号和普通的标号命名有所区别,它有固定的规则,即basename + 数字范围,例如"DB[0:3]",字母后面必须是[0:M] ,M是指位数。 3、总线与实际端口形成连接...
Cadence布线技巧与注意事项深度解析
1.禁止电源线与地线 在我们刚开始走线的时候,你会发现飞线很多,主要是GND与电源网络飞线较多,因此,除了前面讲过的隐藏走线之外还有禁止走线设置。 点击Edit - properties,之后在find面板只勾选net选项,之后你选中你想要禁止的飞线引脚,就会弹出如下窗口: 在上述窗口中设置Voltage的值为0即可禁止走线,效果如下: 这样就算你显示所有飞线,这个GND与VB的飞线也不会显示...
CADENCE Allegro导入网表错误SPMHNI-184/195/191解决
导入网表时报下列错误 #1 ERROR(SPMHNI-191): Device/Symbol check error detected. ERROR(SPMHNI-195): Symbol 'xxxx' for device 'xxxx' is missing pin '2'. 查看网表文件pstchip.dat发现元器件中存在"NC_PINS='(0)';"一行...
关税重压下,许可优化技术助力企业降本增效的“突围术”
某国内头部芯片设计企业2023年因EDA采购成本激增52%,被迫砍掉3个先进制程研发项目,而通过部署许可优化技术,该企业在9个月内将Synopsys、Cadence等工具的许可证利用率从31%
自动生成主流EDA软件标准封装库的工具
该软件是集封装生成与管理一体化的软件,管理你众多的封装,不需要再花大量时间去找封装甚至花钱买封装了;同时该软件图示化界面很强,便于检查封装尺寸;生成封装方便,生成Altium、Cadence、PADS等主流软件的封装短短几秒钟就
CFD玻璃熔炉仿真:CelSian点状网格技术引领玻璃行业创新
CelSian 使用 Cadence® Fidelity™ Pointwise® 作为网格生成软件,在物理对玻璃生产过程至关重要的位置进行细化。使用计算机仿真技术...
CFD领域的女性力量:Sarah Hope Swaim的卓越贡献
CFD 系列中的女性 5 月版介绍了Cadence 计算流体动力学 (CFD) 团队的软件工程师Sarah Hope Swaim。作为一名应届大学毕业生,她是该系列迄今为止最年轻的女性。
DDR3布线规范与技巧
PCB设计软件以Cadence Allgro 16.3为例。 第一步...
Cadence Fidelity CFD网格自适应:保真与效率并存
介绍 尽管计算机处理能力不断发展,但提高数值模拟的效率仍然至关重要。在 CFD 模拟中,影响解决方案质量的关键因素是网格划分。不能解决流动变量局部变化的网格间距会引入离散化误差。另一方面,如果网格过度细化,计算时间和工作量会不必要地增加。网
Cadence Fidelity CFD亮相透平机械盛会,助力转型
2022 年 10 月 19 - 22 日,第五届中国国际透平机械学术会议(CITC)在昆明古滇名城皇冠假日酒店隆重召开。 本次 CITC 会议的主题之一,是在能源转型、各类新能源应用崛起的新形势下,探讨透平机械产业所面临的新机遇、新挑战。
Cadence Allegro用Excel创建元器件:批量操作技巧
在我们遇到引脚数量特别多的芯片时,此前用的创建元件的方法会显得特别的麻烦,且费时费力,也会容易出现错误,这时我们可以通过Capture导入Excel表格的方式来创建元件。 第一步,右击.olb文件,点选New Part From S
Cadence Allegro布局自动对齐:辅助线使用技巧
Allegro布局时可以选择打开或者关闭对齐提示的辅助线,有辅助线可以帮助我们快速对齐器件。 但是很多新手在开始学习的时候,不知道如何打开这个辅助线,下面说一下打开方法。 选择移动命令,然后右键,在弹出的界面中点击Options,如下图 然
Cadence 17.2:原理图库元件更新与同步方法
工程目录 步骤1 首先要保证 Design Cache 中新建的LIB的路径添加正确。然后,在+这里下拉菜单中选择要更新的元件封装,右键,Replace Cache即可。 步骤2 完成上诉动作后,我们新建的元件或者新修改的元件,已完成更新!之后在Part添加新的LIB,打关键字搜索元件,后双击拖进原理图即可! 最终效果
Cadence Allegro 17.2:Gerber导出槽孔问题解决方案(3)
前两篇专栏描述了allergo在导出有槽孔的gerber文件时,有问题。导致在嘉立创生产出来的PCB中的槽孔变成了贴片。 虽然能通过华秋DFM直接一键生成可用的gerber文件,但是我还是觉得不够完美,我没有自己动手生成正确的gerber文件。 1.问题解决 下面我列出正确的操作步骤。 步骤1--点击Manufacture-NC-NC P
Cadence操作技巧精粹1:测试点生成指南
PCB绘制过程中经常遇到需要添加测试点问题,在原理图上面作为元件添加,然后在PCB中元件放置固然可以,但是操作步骤过于繁琐,不利于后期直接修改PCB。这里总结了直接在PCB上面添加测试点的方法,步骤如下: 第一步,绘制测试点焊盘,allegro测试点焊盘必须是插件焊盘。 这里使用diameter为10mil,顶层使用20mil,底层使用50mil,开窗层需要根据你自己的习惯设置...
Cadence操作技巧精粹2:模块化布局策略
在用allegro软件对pcb进去布局时,有许多结构相同的模块,如果总是一直单个布局布线,就会降低速度,如果用可以掌握模块复用的方法,则可以大大提高设计的速度。 第一步,在PCB设计中如果涉及两个以上相同的模块时,先点击placementedit进入布局模式。 第二步,在"find"选项中勾选"symbols",对已布局完成的电源模块进行框选...
Cadence Allegro通过Excel快速创建元器件的秘诀
在我们遇到引脚数量特别多的芯片时,此前用的创建元件的方法会显得特别的麻烦,且费时费力,也会容易出现错误,这时我们可以通过Capture导入Excel表格的方式来创建元件。 第一步,右击.olb文件,点选New Part From Spreadsheet,如图1所示。 图1 表格导入选项 第二步,打开需要创建的元件的Datasheet...
Cadence Fidelity:旧物新用,拖车坦克的创新之旅
小时候,我们喜欢制作纸船,看着它们沿着水道漂浮,在雨季,水洼就是我们的船漂浮的水盆。纸船的品牌或设计决定了它能承受多长时间或多少自然力。同样,通过将船舶模型拖入巨大的水池中,造船工程师可以识别并理解影响船舶适航、操纵和破冰能力的不同因素。 拖曳水池或实验池 传统的拖曳水池是数百米长的大型水池或游泳池形状的实验设施。这些拖曳水箱推动了船舶设计科学的发展...
Cadence CFD学习进阶:Hessian矩阵凹性检验详解
要点 当连接两点的线段完全位于函数图形的下方或上方时,函数是凹函数。 有两种方法可以测试函数的凹性:使用不等式或使用 Hessian 矩阵。 函数为凹函数的必要条件是函数的 Hessian 矩阵的行列式应大于零。 Hessian矩阵可用于确定函数的凹凸性 为了使工程系统从可用的输入中提供更多的输出,优化是必要的。优化的目标是从工程系统中产生最大的产出、效率、利润和性能。 那么...
电感仿真新流程:Sonnet-Cadence深度融合解析
EM仿真用的比较多的是HFSS和Sonnet. 对于低频(15GHz)以下Sonnet电磁仿真还是比较准的(和TsmC标准库原件小信号分析对比得出)。以下是几个重要仿真步骤: 1.首先以图上M8,4圈八边形电感版图为例...
Cadence Allegro 17.2导出Gerber槽孔问题解决方案(一)
1.问题描述 前段时间画PCB时,在立创商城中下载并使用了有槽孔的封装,当时并不懂。还是开心的像往常一样发给嘉立创打板了。我正好过年放假回家,在家中开心的等着PCB的到来。结果快递一到,我拆开快递人都傻眼了。打出来的PCB通孔全部变成贴片了,如下图1所示。期望的效果图应该是图2所示。 图1 通孔封装变贴片封装 图2 期望的效果图 其实在PCB制作时,嘉立创的技术就和我沟通过...
Cadence Sigrity仿真教程(三):电热混合仿真基础
首先在电热混合仿真的流程中load workspace,找到上一节直流压降保存的workspace。 2.在勾选load workspace之前,先将enable E/T co-simulation mode选上(点击一下就行)。 进来之后是这样: 3.这一节主要做这些流程: setup temperature默认是25摄氏度...
Cadence OrCAD PCB Designer原理图到PCB设计流程详解
原理图绘制大致流程 1、进入原理图设计工作平台OrCAD Capture CIS。 2、创建新的工程。菜单栏new}file}project,填写工程名字如bilibli_35748995,选择中间的向导,修改放置路径。点击OK后问是否要仿真工具,当然不用。在下一步的导入需要的库,选择分立式元件的库Discrete.olb。 3、放置元件。通过侧边工具栏Place Part放置个电阻元件...
Cadence Virtuoso Layout版图绘制技巧与快捷键大全
版图前准备操作 画好原理图,打好pin脚(pin最好以全大写的形式书写,以防后续操作中可能出现Bug) 查看所使用工艺库的design rule文件,确定栅格单位设置大小 在准备绘制的原理图界面启动layout XL/GXL 在layout界面按e...
中国工业软件之殇:失去的三十年回顾
对于中国工业来说,各个领域都在迅猛发展,但唯独有一个领域仍是“荒漠”状——工业软件,这个问题有多严重呢,举个例子: 中兴事件时,美国一家软件EDA公司CADENCE,在2018年4月份率先响应美国商务部号召
Allegro 17.2:如何直接更新元件封装?
1、打开Allegro软件 首先,先打开Cadence A
姓名不为空
手机不正确
公司不为空